日本のRapidusは2nmプロセスの開発を進めており、初めてこのノードのロジック密度が発表されました。TSMCのN2と同等の規模であることが明らかになりました。
日本のRapidusは、TSMCと同等のロジック密度を実現し、2nmプロセス競争で十分に対抗できる可能性があります。
Rapidusはここ数ヶ月で大きな注目を集めていますが、これは主に同社が日本の半導体大手であることによるものです。
NVIDIAもRapidusに関心を示しています。Rapidusは「2HP」と名付けられた最先端の2nmノードを準備しており、@Kurnalsaltsが共有した情報によると、2HPはTSMCのN2と同等のロジック密度を備え、さらに重要な点として、Intelの18Aを大きく上回ることが明らかになっています。
これは、Rapidusのノードが最も競争力の高いプロセスの一つとなり、半導体市場へのワイルドカードとして参入する可能性があることを示しています。
Raipidus share the data with 2nm（Named 2HP)
so that，we can know the NEXT Gen process technology in Logic Density pic.twitter.com/sHsjJB3mn8
— Kurnal (@Kurnalsalts) August 31, 2025
公開された情報によると、Rapidus 2HPのロジック密度は237.31 MTr/mm²となり、TSMCのN2（現在236.17 MTr/mm²とされている）と同等となる。
ユーザーはまた、このロジック密度を達成するために使用されたセルライブラリも公開しており、その中にはG45ピッチでセル高138ユニットのHD（高密度）ライブラリも含まれている。
N2と2HPの値がほぼ同等であることから、両ノードともHDスタイルのセルであり、最大のロジック密度を目標としていることが示唆される。
最終ソリューションが発表されれば、トランジスタ数は同等になる可能性がある。
Intelのノードサイズは比較的小さいにもかかわらず、同社の18Aの密度は184.21 MTr/mm²とされています。
これは主に、18AのベンチマークにHDライブラリを使用しているためです。
しかし、もう一つ興味深い点は、BSPDNの使用によりIntelがフロントサイドのメタル層の一部を占有していることです。
そのため、HDライブラリ測定では密度が低下しています。
Intelはワット当たりのパフォーマンス指標に重点を置いているため、高密度化は最終目標ではありません。
特に18Aは主に社内利用を目的としているためです。
Rapidus社の2HPという集積度は、同社が半導体業界において大きな前進を遂げていることを明確に示しています。
さらに重要なのは、同社が前工程に枚葉式プロセスを採用していることです。
これは、限られた生産量に合わせて調整を行い、その改善をスケールアップすることでより良い最終結果を得ることに重点を置いた、他に類を見ない技術です。
同社の2nmプロセス開発キット（PDK）は2026年第1四半期に顧客に提供される予定で、初期情報に基づくと、このノードは有望なようです。
解説：
Rapidusの2nmはロジック密度がTSMCと同等。
しばらく表に情報が出てきていなかったRapidusですが、どうもロジック密度でTSMCと同等になるようです。
あとは歩留りやコストですが、枚葉式プロセスというのを見るとコストを下げるのがなかなか難しそうに見えますし、同社のHPにもそのように書いてあります。
参考：Rapidus公式 - 枚葉式とは？Rapidusが目指す「完全枚葉式」の半導体製造
しかし、小さなボリュームに対応することが得意なようですね。
さて、受注を取ることができるでしょうか？
いずれにしてもIntelの18Aよりロジック密度が高いのは素晴らしい成果だと思います。
Rapidusの量産は2027年からとなっており、IntelやTSMCとは1年遅れになります。
比較的小口のAIチップ向けとされており、どれだけの企業が集まってくるのか注目ですね。