■事実
Intel CFOのデビッド・ジンスナー氏が2026年8月26日、Deutsche Bank主催の「2026 Technology Conference」で次世代製造プロセス「14A」の進捗について発言しました。
ジンスナー氏は「欠陥密度（defect density）は社内の目標カーブを上回るペースで改善している」と説明しています。
「欠陥を下げるスピードはこれまでのどのノードよりも速い。22nm以来見たことのないペースだ」と発言しました。22nmは2012年にCore i7シリーズ「Ivy Bridge」で量産が始まった世代です。
22nmはIntelが業界に先駆けてFinFET（トライゲート）トランジスタ構造を商用化した世代で、競合他社の追随は2014〜2015年の14/16nm世代までなく、2年以上の差がありました。
14Aは第2世代ゲートオールアラウンド構造「RibbonFET 2」、バックサイド電源供給技術「PowerDirect」、High NA EUV露光を採用しており、技術的複雑性は22nmを大きく上回ります。
ジンスナー氏は2025年時点ですでに「同じ成熟度で比較すると14Aは18Aより性能・歩留まりで優れている」と説明していました。
14Aのリスク生産は2027年後半、量産（HVM）は2028年を予定です。
Intel社内の設計チームはすでに14A向け製品の設計に着手しています。
外部ファウンドリ顧客の関心も、データを検証する段階から「どれだけの生産能力を確保できるか」を尋ねる段階へ変化したとジンスナー氏は説明しています。
ジンスナー氏とリップブー・タンCEOは毎週顧客と会合を持っているといいます。
ソース：
表：Intelプロセスノードの近年の実績
| ノード | 状況 |
|---|---|
| 14nm | 歩留まり不足で量産が1年遅延 |
| 10nm（初代） | 事実上の失敗と広く評価 |
| 20A | 開発中止 |
| 18A | 量産到達も欠陥密度は高止まり |
| Intel 4 / Intel 3 | 進捗がほとんど公表されず |
| 14A | 欠陥密度低減ペースが目標カーブを上回ると主張（今回の発言） |
解説
そもそも今回の発言は製品発表ではなく、投資家向けカンファレンスでのCFOの発言。文脈としては「顧客に14Aへの投資を確約させたい」という営業的意図が強い場面だ。
Intelは2025年7月の決算で「14Aで大口の外部顧客を獲得できなければ、最先端の製造事業そのものから撤退する可能性がある」と表明済み。今回の強気発言はこの「背水の陣」を前提に読む必要がある。
欠陥密度（defect density）はあくまで歩留まり指標の一部であり、経済的な歩留まり（economic yield）やパラメトリック歩留まりが目標水準に達しているかどうかとは別の話。ジンスナー氏自身も比較の前提条件（量産の約2年前という同一の開発段階での比較）に限定していると明言している。
過去14年で計測機器の感度自体が大きく向上しており、22nm世代と14A世代の欠陥密度を単純に横並びで語ることには技術的な留保が必要だ。
Intelの過去10年の製造ロードマップは決して順風満帆ではなく、14nmの量産遅延、初代10nmの事実上の失敗、20Aの開発中止、18Aの高い欠陥密度など、失敗の積み重ねが続いていた。裏を返せば「22nm以来」という表現は、それだけ長期間ネガティブな話題が続いていたことの裏返しでもある。
一方でTSMCも同時期にA14（1.4nm級）の開発を進めており、2026年7月時点でSRAM歩留まりが約90%に到達したと公表済み。こちらは量産2年以上前の段階としては極めて高い水準で、Intelの「改善ペース」を評価する際はTSMC側の進捗も併せて見る必要がある。
外部顧客の関心が「データ確認」から「生産能力の確保交渉」に移ったという説明は好材料ではあるが、具体的な顧客名は今回も明らかにされていない。NVIDIAやBroadcomなど大口候補と噂される企業名は依然として公式には出てきていない。
米国内で最先端ロジック半導体を製造できる企業はIntelのみという構図があり、14Aの成否は単なる一企業の業績を超えて、米国の半導体サプライチェーン戦略・CHIPS法の投資効果にも直結する話だ。
「22nm以来」という褒め言葉、裏を返せば「その間の10年はずっと及第点以下だった」と自白しているのと同義で、なかなかシビアな誉め方だ。
“有言実行”の記録がここ10年途切れているだけに、次に問われるのは「話」ではなく2027〜2028年の量産の中身そのものだ。