IntelのXe-HP「高性能」DG2 GPUを発見– AMDのRDNA / CDNAとNVIDIAのアンペアに対するマニア向けとワークステーション製品の競合

インテルが次世代のXe GPUアーキテクチャを発表する準備をしているときに、Xe-HPとして知られるハイエンドの最初のリファレンスモデルが、インテルが発行したドキュメントに登場しました。

Intel Xe-HP GPUは、以前にIntelが示唆していたように、マニアクラスからワークステーション層のグラフィックスカードに至るまで、あらゆる分野で力を発揮します。

最新のオープンソースドキュメントで参照されているIntelのXe-HP「高性能」GPU-3番目の熱狂的ファンおよびワークステーションGPU参加者

IntelのXe GPUについてはよく耳にしますが、それらは主にXe-LPアーキテクチャーから派生した低電力部品です。

Xe-HPの「高性能」GPUは、TechHearerであるKomachi（HardwareLuxx経由）によって発見され、Iris PlusとUHDグラフィックスに関する情報を保持するIntelのオープンソースプラットフォームドキュメントの1つに隠されていました。

更新された「Gen 12 HP以降のEU（Execution Uni）での新しいシストリックパイプラインの追加」は、今後のGPUアーキテクチャへの初期の追加です。

しかし、Intelは現在Xe-LPから移行しており、ハイエンドグラフィックスにギアをシフトしているようです。

[Intel] Intel® Iris® Plus Graphics and UHD Graphics Open
Source Programmer's Reference Manual https://t.co/s6OHQCNUgX
— 比屋定さんの戯れ言@Komachi (@KOMACHI_ENSAKA) April 6, 2020

翻訳
[Intel]Intel®Iris®Plus GraphicsおよびUHD Graphics Open
ソースプログラマーズリファレンスマニュアル

ドキュメントの特定のセクションを以下に示します。

※　クリックすると別Window・タブで開きます。

以前にリリースされたテストドライバーは、IntelのXe-LPアーキテクチャがDG1またはDiscrete Graphics 1 GPUに電力を供給し、Xe-HPがDG2またはDiscrete Graphics 2 GPUに電力を供給すると述べました。

グラフィックスカードのDG2層については、テストドライバーで言及されたものを除いて、それぞれのパーツの実行ユニットと思われるものについても詳しく知りません。

ドライバーで言及されているバリアントは次のとおりです。

iDG1LPDEV = "Intel(R) UHD Graphics, Gen12 LP DG1" "gfx-driver-ci-master-2624"
iDG2HP512 = "Intel(R) UHD Graphics, Gen12 HP DG2" "gfx-driver-ci-master-2624"
iDG2HP256 = "Intel(R) UHD Graphics, Gen12 HP DG2" "gfx-driver-ci-master-2624"
iDG2HP128 = "Intel(R) UHD Graphics, Gen12 HP DG2" "gfx-driver-ci-master-2624"

EUが128、256、512の3つの部分が言及されました（これらはバス幅としても使用できますが、以前のGPUではこの数を使用してバス幅ではなくEU数を参照していました）。

EUが96のDG1が約2〜3 TFLOPにあることを考えると、128 EUチップは、クロックが実際にハイエンドGPUで十分にスケーリングされる場合、256 EUが約5-10 TFLOPを提供し、512 EUが約10-15 TFLOPのFP32計算出力を提供することで、約4-5 TFLOPになる可能性があります。

最新の記事では、Xe-HP GPUがどのように見えるかについての詳細情報を入手しました。

IntelのGPUデザインは、少なくとも視覚的にはNVIDIAに近く、単一のタイル内にいくつかのEUが詰め込まれているようです。

これは、NVIDIAがGPC（グラフィックス処理クラスター）内でいくつかのSMユニットを配置する方法に似ています。

各タイトルは512のEUで構成され、各EUには8つのコアがあります。

この場合も、インテルXe-HPとXe-LPのマイクロアーキテクチャーの設計は大きく異なります。

512 EUはシングルタイルGPUであり、インテルは最大4タイルのGPUを提供することを計画していると述べられていますが、それがコンシューマースペースでまったく意味があるかどうかはわかりませんが、ワークステーションセグメントで機能するかどうかはわかりません。

以下は、インテルのさまざまなMCMベースのXe HP GPUの実際のEU数と、推定コア数およびTFLOPです。

Xe HP（12.5）1タイルGPU：512 EU [Est：4096コア、12.2 TFLOP、1.5 GHz、150 Wを想定]
Xe HP（12.5）2タイルGPU：1024 EU [Est：8192コア、20.48TFLOP、1.25 GHz、300Wを想定]
Xe HP（12.5）4タイルGPU：2048 EU [Est：16,384コア、1.1 GHzを想定した36 TFLOP、400W / 500W]

4タイルのGPUは非常に印象的であり、それがRaja Koduriが最近のツイートで「すべてのGPUの父」と述べた理由かもしれません。

https://twitter.com/Rajaontheedge/status/1202393950771744768?ref_src=twsrc%5Etfw

翻訳
それはすべてXe HPです。ここ@intel Bangaloreのチームは、インドで設計された最大のシリコンがどこにでもある最大のシリコンになるまでの道のりの重要なマイルストーンを越えたことを祝いました。
チームはそれを「すべての平凡なもの」と呼んでいます

インテルのXe-HP GPUには、ダイサイズが異なる複数のモデルがある場合があります。
Xe-HPCアーキテクチャーに基づくIntelのPonte Vecchio GPUは実際にはMCM設計を利用し、高密度のHBMパッケージで囲まれたその中にいくつかのGPUクラスターを備えているため、これも注目に値します。