TSMCは、「2nm N2 」技術についてさらなる詳細を明らかにし、歩留まり率および性能指標における大幅な進歩を開示している。
TSMCの「N2ナノシート」実装がノード性能の大幅向上をもたらし、計り知れない可能性を示す
台湾大手のTSMCの2nmプロセスは、市場で最も期待されている開発の1つであり、主にこのノードが性能と効率に大きな飛躍をもたらすと期待されているからである。
サンフランシスコで開催されたIEEE International Electron Device Meeting（IEDM）での台湾大手のブリーフィングでは、2nmの「ナノシート」がブリーフィングのハイライトとなった。
TSMCは、2nmプロセスの性能が15%向上し、消費電力が最大30%削減され、ノード効率が大幅に向上したことを明らかにした。
さらに、オールラウンド・ゲート（GAA）ナノシート・トランジスタとN2 NanoFlexの採用により、トランジスタ密度は1.15倍に向上した。
TSMCは、従来のFinFET技術から専用のN2「ナノシート」に移行することで、電流の流れをより大きく制御することに成功した。
これが可能なのは、ナノシートが細いシリコン・リボンを積み重ね、それぞれがゲートで囲まれているからにほかならない。
TSMCのN2は、このような方法を採用することで、特に3nmやその派生品と比較した場合、そこそこの能力向上をもたらしている。
これが、2nmプロセスがAppleやNVIDIAといった業界の巨人から大量に採用されると言われる理由である。
しかし、このようなアップグレードに伴い、TSMCのN2プロセスはウェーハ価格も並行して上昇し、コストは3nmに比べて10%以上高騰する。
TSMCの調整方法にもよるが、N2ウェハは1枚あたり25,000～30,000ドル程度になる可能性があると言われているが、これは20,000ドル程度と言われる3nmと比べると大幅な上昇だ。
言うまでもなく、初期の歩留まり率や試験生産を考慮すると、最終生産はより限定的なものになり、このプロセスの採用は当初より遅れることになる。
解説：
TSMCが2nm N2プロセスの詳細を公開
元記事中の表によると同じ電圧で14-15%の性能向上、同じ速度で24-35%の電圧低下が見込めるとのことです。
トランジスタ密度は1.15倍とのこと。
元記事にもそこそこの性能向上とある通り、N3Eと比較して圧倒的と呼べるほどではないですが、それなりの性能向上を果たしています。
しかし、価格も高止まりしてN3Eから10%以上高価になるといわれています。
Appleが2025年にN2の採用を見送ったのもこの価格の問題なのだと思われます。
プロセスの進歩は徐々に歩みが遅くなり、価格もどんどん上がっています。
いつか一般消費者向けには使えない価格になるのではないかと思われるほどですね。
現実問題、ぎりぎりのコストで生産せざるを得ないゲーム機のSoCにはもう最新のプロセスを使うことは不可能になっています。
PS5シリーズのSoCも
- Oberon TSMC 7nm(2020 -)
- Oberon? TSMC 6nm(2022-)
- Viola TSMC 4nm(2024-)
となっています。
Appleの同時期に発売のiPhoneに採用されているチップと製造プロセスを比較してみましょう
- iPhone12 A14 TSMC 5nm(2020)
- iPhone15 A16 TSMC 4nm(2022)
- iPhone16 A18 TSMC 3nm=N3E(2024)
Appleと比較すると製造プロセスがかなり遅れているのがわかるのではないかと思います。
また2022年のTSMC 6nmは低価格向けのプロセスであり、性能よりも価格を重視していることが伺えます。
特定のゲーム機の熱烈なファン(いわゆる信者)はあたかもゲーム機が最速であるかのような発言をしばしば行いますが、もはや、ゲーム機のビジネスモデルは最新のプロセスを使うことが出来ないほど厳しいものになりつつあるということです。
次はどのデバイスが脱落していくのかといったところですね。
今後、最新半導体の製造価格が上がっていくならば間違いなくそうなるでしょう。
そういう意味で「ムーアの法則は死んだ」というのは正しいのかもしれません。