■事実
富士通は2026年8月24日、半導体技術カンファレンス「Hot Chips 2026」でデータセンター向け新型CPU「Monaka」の詳細アーキテクチャを公表しました。
MonakaはAmv9.3-Aアーキテクチャベースの144コアCPUで、スーパーコンピュータ「富岳」に採用された同社製CPU「A64FX」の後継にあたります。
ダイ構成は3層で演算コアダイ（TSMC N2P、2nmクラス）、SRAM専用ダイ（TSMC N5、5nm）、I/Oダイ（同じくTSMC N5）に分離しています。
最終レベルキャッシュ（LLC）は演算コアダイには一切搭載せず、全量をSRAM専用ダイ側に集約しています。
演算コアダイはSRAMダイの上にハイブリッド銅バンプ接合によるface-to-face方式で3D積層。I/Oダイとはシリコンインターポーザ経由で接続しています。
2nmプロセスを使う面積は全体の30%未満に抑制。微細化しにくいSRAMやアナログ回路（電圧レギュレータ等）は意図的に5nm側に逃がす設計方針です。
ベクトル演算ユニットは256bit幅のSVE2をデュアル搭載。前世代A64FXの512bit SVEから縮小しました。
メモリは12chのDDR5に対応、PCIe 6.0・CXL 3.0をサポート。1ソケットあたり144コア、2ソケット構成で最大288コアまでスケール可能です。
SKUは2種類：350W空冷モデル（ベースクロック2.1GHz）と500W液冷モデル（同2.9GHz）。評価用サンプルは提供開始済み、量産は2027年を予定です。
開発費の一部は日本のNEDO（新エネルギー・産業技術総合開発機構）が支援。富士通は「meade-in-Japanの、AI性能と電力効率に特化したCPU」と位置付けています。
後継となる「Monaka-X」は2029年後半の投入を予定。プロセスは1.4nmクラスへ微細化し、サーバー向けCPUとして初めてArmの行列演算拡張命令「SME2」に対応しています。
Monaka-XはNVIDIAのインターコネクト技術「NVLink Fusion」（2025年にサードパーティCPU向けに開放）に対応し、NVIDIA製GPUと直結可能になります。
Monaka-Xは理化学研究所の次世代スーパーコンピュータ「FugakuNEXT」（総事業費約750百万ドル、2025年8月に富士通・NVIDIA共同で発表）に採用される計画。目標性能はFP8演算で600エクサFLOPS超、消費電力40MW以内、富岳比で約100倍のアプリケーション性能を目指し、稼働は2030年頃を予定しています。
FugakuNEXTは、CPU単体構成だった初代「富岳」とは異なり、日本の旗艦スーパーコンピュータとして初めてGPUを中核に据えた構成となります。
比較表（2027年前後投入予定のハイエンドサーバー向けCPU）
| 項目 | 富士通 Monaka | Intel Xeon 7 (Diamond Rapids) | AMD EPYC (Venice) |
|---|---|---|---|
| アーキテクチャ | Armv9.3-A | x86 (Panther Cove) | x86 (Zen 6) |
| プロセス | 2nmクラス(TSMC N2P)+5nm(TSMC N5) | Intel 18A-P | TSMC 2nmクラス |
| 最大コア数 | 144（2ソケットで288） | 256 | 256 |
| キャッシュ構成 | LLC全量を別ダイ(5nm)に集約 | 各ベースタイルにL3、合計1.28GB | 3D V-Cache方式（演算ダイ上に追加積層） |
| メモリ | 12ch DDR5 | 16ch DDR5-8000/MRDIMM | 未公表(高帯域予定) |
| 投入時期 | 2027年（量産） | 2027年（下半期想定） | 2026年内投入予定 |
| 特色 | AI/HPC向け、超低消費電力設計 | 高コア数・高帯域重視 | 高コア数・大容量キャッシュ |
*Diamond Rapids/EPYC Veniceは主に汎用サーバー市場向けの高コア数競争が焦点である一方、Monakaはコア数よりも電力効率とAI/HPC特化を優先する設計思想の違いがある。
■解説
「made in Japan」を掲げた国産CPUという打ち出し方をしているが、実際の最先端プロセス（2nm/5nm）を担うのはTSMCであり、国内のRapidusは今回のMonakaに使われていない。ただしこれは「国産の看板倒れ」というよりタイミングの問題で、Rapidus自身がまだ2nmの量産フェーズに入っておらず（2026年時点ではパイロットラインでの試作段階、量産開始目標は2027年）、そもそも現時点で富士通が国内2nmラインを選択肢として持っていなかったというのが実情に近い。
NEDOからの支援を受けている以上、これは民間の製品開発というより国家プロジェクトとしての性格が強い。AMD・Intelの純粋な商業的コア数競争とは前提が異なる。
2nmを演算コアの30%未満に絞り、キャッシュやアナログ回路を5nm側へ逃がす設計は、歩留まりとコストの両面で理にかなった判断。ただしこれはAMDの3D V-Cache（演算ダイの上に追加キャッシュを積む方式）とは思想が逆で、Monakaはキャッシュそのものを主役の別ダイに切り出している点が異なる。
ベクトル幅を512bitから256bitに縮小したのは意外に映るかもしれないが、実際の処理単位を増やして並列度で稼ぐ設計に転換したと見れば、AI推論寄りのワークロードを意識した合理的な判断とも言える。
NVLink FusionはNVIDIA自身のGPUをどれだけ多くのCPUプラットフォームに接続させられるかという「エコシステムの拡張戦略」の一環。QualcommのNuvia系CPUに続き富士通も取り込むことで、CPU側の選択肢を広げつつ最終的にはNVIDIA GPUへの依存を強める構図になっている。
256コアを争うDiamond RapidsやEPYC Veniceとは違い、Monakaは144コア（2ソケットで288）に留めている。単純なコア数競争から距離を置き、電力効率とAI/HPC特化という別の土俵で勝負しようとしている点は、汎用サーバー市場のシェア争いとは異なる文脈で評価すべきだ。
2029年というMonaka-Xの投入時期は、AMD・Intelの2027年世代よりも2年遅れている。この時間差の間に競合がどこまで進化するかを考えると、「電力効率で勝つ」という差別化の賞味期限がどこまで持つかは未知数だ。
国産CPUと言いつつ製造はTSMC任せ、というあたりに日本の半導体戦略のリアルが透けて見える。