IntelのDirect Connect 2025は、新CEOがファウンドリーの勢いを好転させようとしている中、IFSが今後取り組む内容について概要を説明した。
Intelファウンドリーの14Aプロセスは現在初期テスト段階にあり、PowerVia 2.0を搭載し、2026年下半期にリリースされる予定である。
さて、Intelの新CEOであるリップ・ブー・タン氏は、就任以来2度目となるDirect Connect 2025のステージに立った。
Intelは、ファウンドリ・ロードマップの更新を明らかにし、まず18A派生製品を新たに追加し、ハイエンド14Aプロセスの有効化を発表した。
チーム・ブルーは、すでに14Aのパートナーと協力しており、プロセス・デザイン・キット（PDK）の初期バージョンを共有していると主張している。
Intelの14Aプロセスを少し掘り下げると、このノードにはPowerDirectと呼ばれる第2世代のPowerVia実装が搭載されることが明らかになった。
このはるかに電力効率に優れた方法は、特殊な接点を介してトランジスタの電力を直接供給・排出することに重点を置いている。
つまり、14Aにより、Intelは、バックサイド給電の採用に関してTSMCより実質的に2世代先を行っていることになり、これは、ファウンドリが将来にわたって市場を支配する計画を持っていることを示している。
14Aを除けば、2番目に重要な発表は、18A-Pおよび18A-PTと呼ばれる新しい18A派生製品に関するものであった。
この特定のノードは「パフォーマンス重視」のプロセスであり、オリジナルのノードよりも高いゲインが見られると主張されている。
より興味深い発表は18A-PTで、同社初のFoveros Direct 3Dハイブリッドボンディングをサポートするノードであり、TSMCのインターコネクト実装に対抗することができる。
このハイブリッド・ボンディング・アプローチにより、IntelはTSVを介して複数のチップレットをスタックすることが可能になり、Foveros Direct 3Dボンディング技術は5ミクロン以下のピッチを使用し、9ミクロンピッチのTSMCのSoIC-Xアプローチに対抗するとしている。
これにより、Intelは自社ノードを通じてAMDのRyzen X3D CPUと同様のプロセッサを開発できる可能性があり、18A-PTはすでにClearwater Forest Xeon CPUで採用される見込みだ。
主な発表には、Intelの18Aプロセスのリスク生産開始が含まれ、チーム・ブルーは大量生産（HVM）が今年末に予定されていると主張している。
18Aプロセスについては過去に何度か紹介したが、簡単に説明すると、2026年初頭に量産が開始される予定のPanther Lake SoCに採用される予定だ。
Intelの18Aは、TSMCのN2に直接対抗するものであり、今後、最先端ノードの競争が激化することが予想される。
Foveros-S 2.5D
コストとパフォーマンスを最適化した次世代パッケージ。
- 4倍レチクル付きシリコンインターポーザー。
- クライアントアプリケーションに適用可能。
- 複数のトップダイ・チップレットを持つソリューションに最適。
- 生産実績あり： 2019年よりアクティブ・ベース・ダイで量産中。
Foveros-R 2.5D
チップレット間の異種集積を実現する再分配層（RDL）インターポーザを搭載。
- クライアントやコスト重視のセグメントに適用可能。
- 複数のトップ・チップレットから複雑な機能を要求されるソリューションに最適。
- 2027年生産開始予定。
Foveros-B 2.5D
電力および信号用の再配分層（RDL）とシリコン・ブリッジを組み合わせ、複雑な設計に柔軟なソリューションを提供します。
- クライアントおよびデータセンター・アプリケーションに適用可能
- キャッシュ・ディスアグリゲーション、DVR、MIMなど、複数のベース・ダイ・チップレットを使用するソリューションに最適。
- 2027年に量産可能
Foveros Direct 3D
アクティブ・ベース・ダイ上にチップレットを3D積層し、ビットあたりの電力性能を向上。
- Cu-Cuハイブリッド・ボンディング・インターフェイス（HBI）。
- 超高帯域幅と低電力の相互接続。
- 高密度で低抵抗のダイ間相互接続。
- クライアントおよびデータセンター・アプリケーションに適用可能。
- EMIB 3.5Dソリューションで有効なFoveros Directスタック。
EMIB 3.5D
Embedded Multi-die Interconnect Bridge 3.5DとFoverosを1つのパッケージに統合。
- 多様なダイを持つ柔軟なヘテロジニアスシステムを可能にします。
- 複数の3Dスタックを1つのパッケージに統合する必要があるアプリケーションに最適。
- Intel データセンター GPU Max シリーズ SoC: EMIB 3.5D を使用して、1,000 億以上のトランジスタ、47 のアクティブ・タイル、5 つのプロセス・
- ノードを持つ、Intelがこれまでに量産した中で最も複雑なヘテロジニアス・チップを実現。
解説：
いい加減Intelは身の程を知って自社FabをTSMCと比較するのはやめるべき。
自社Fabのすばらしさを語る前にTSMCと協業するのか？するならどのような支援(協業といってもおそらくTSMCに得るものなどないでしょうから、実質的な支援になるでしょう。)を受けるのかはきちんと説明するべきだと思います。
現在、TSMCのN2はN3より多くの受注を得ています。
※ 参考 - TSMC、N2の欠陥密度を公開 - 同じ開発段階のN3より低い
ではIntelはどうなのか？です。EUV以降は自社製品だけではペイしなくなりましたので、他社の受注がなければ赤字です。
プロセス自体がどんなに素晴らしい性能を誇っても黒字になるほど外部からの受注がなければ意味がありません。
自社Fabのすばらしさを語るのは結構ですが、最終的には他社からの受注を受けられるのかどうかがすべてだと思います。
この辺りはリップブータンCEOになってもゲルシンガー前CEO世代の時と全く変わらず、非常に残念ですね。
Intel Fabは現在、完全にお荷物事業になっています。
元記事を見ても、どこから受注を得たのかは全く触れられていません。
Intel Fabの問題の本質はそこなのでそこを解決しない限りはFabをバイアウトするか、倒産するか、どちらかに一直線でしょう。
次の四半期で従業員をレイオフするという話も上がっています。
外部サイト - Intelがリストラの一環としてさらに2万人の人員削減を計画
とても誇らしげに成果を語れるような状況ではないと思うのですが神経がわかりません。
単発のこうしたニュースを見ているだけならば、IntelのFabはとても調子がいいように見えます。
しかし、関連のニュースを連続的に関連付けてみると、決してそうではないことは明らかです。
素晴らしい性能のプロセスと一緒に沈没していくのでは意味がないということです。
ぜひともこの点を説明していただきたかったところです。
NVIDIAや他数社がトランプ関税を受けてIntel18Aを再トライアウトすると表明していますが、ちゃんと合格できるのですかねえ。