Intel「Rocket Lake-S」は14nmコアと10nmアンコアのマルチチップモジュールダイか？

投稿日：2020年6月14日

VLSIエンジニアであり、Twitter上では「引退したエンジニア」と呼ばれている業界アナリストの@chiakokhua氏は、第3世代のRyzenソケットAM4プロセッサが、異なるシリコン製造プロセスで作られたコアとアンコアダイのマルチチップモジュールであることを最初に話した声の一つであり、当時は信じられないような理論でした。

彼は今、2019年11月にさかのぼって、「Rocket Lake-S」がどのようなものになるのかについて、テックコミュニティで再浮上している素晴らしい理論を持っています。

どうやら、IntelはこれらのソケットLGA1200プロセッサをマルチチップモジュールに設計しており、いくつかの点では「Matisse」に似ているが、他の点では異なる。

どうやら、「Rocket Lake-S」は、CPUコアを保持する14nmダイと、アンコアコンポーネントを保持する10nmダイのマルチチップモジュールのようだ。

AMDの「Matisse」や「Vermeer」もこのような分業体制だが、CPUコアは、アンコアコンポーネントを搭載するダイ(12nm)よりも、より高度なシリコン製造プロセス(7nm)を採用したダイに配置されている。

※　クリックすると別Window・タブで拡大します

Rocket Lake-S」の14nm CPUダイには、「Skylake」よりもIPCを大幅に向上させるとされる「Willow Cove」CPUコアが搭載されています。

このダイには、CPUコアと低機能化されたシステムエージェントがあり、これらはリングバス相互接続によって結合されています。

このシステムエージェントは、EMIBインターコネクトを介して、アンコアダイ（別名「GPUダイ」）上の相手と通信します。

10nm GPUダイ（別名「アンコアダイ」）には、最大96個の実行ユニットを搭載したプロセッサのGen12 Xe iGPU、デュアルチャンネルDDR4メモリコントローラ、PCI-Express 4.0ルートコンプレックス、ディスプレイエンジンやメディアエンジンなどのiGPUに関連する他のマイナーコンポーネントが搭載されています。

Lynnfield」以降のIntelメインストリームデスクトップ世代とは異なり、「Rocket Lake-S」MCMは合計24のPCI-Expressレーンを備えている。

そのうち16レーンはPEG(PCI-Express Graphics、またはプラットフォーム上のメインPCI-Express x16スロット)として割り当てられ、8レーンはチップセットバスとして割り当てられている。Comet Lake-S」を含む過去のマイクロアーキテクチャでは、プロセッサが出すレーンは20レーンのみで、そのうち16レーンがPEG用、4レーンがチップセットバス(DMI)用に割り当てられていた。

Intelがメインストリームのデスクトップ・プロセッサでMCMアプローチを取ったのは、これが初めてではない。

LGA1156パッケージの第1世代「Clarkdale」デスクトッププロセッサは、32nmのCPUダイと45nmのアンコアダイ(iGPUを含む)のMCMだった。

IntelがなぜCPUコアではなくiGPUに、より高度なシリコン製造プロセスの利点を与えることにしたのかは、発売後にしか解明されない謎である。

おそらく、Gen12のiGPUを14nmで構築することは単に不可能だが、"Willow Cove" CPUコアの効率は、もともと10nm+用に設計されているため、14nmへのバックポートにも耐えられる。

"Willow Cove "コアは、"Tiger LakeU "モバイルプロセッサでデビューする。

ソース：techpowerup - Intel "Rocket Lake-S" a Multi-Chip Module of 14nm Core and 10nm Uncore Dies?

解説：

Rocket Lake-Sから予想通りMCM構成になる。

元のTigerLakeがそうなので、移植版と言われるRocket Lake-Sも当然そうなるのでしょうが、CPUダイとGPUも含めたその他のダイの2チップ構成になるようですね。

このうちGPUやI/O部分は10nmで構築されるようです。

理由は不明と書いてありますが、おそらく、10nmは現時点では高クロックまで回らないのでしょう。

GPUは相対的にCPUよりもクロックが低いこと、また、TigerLakeから全部または一部を流用するのかもしれません。