■Nova Lakeのダイサイズが判明
Intelの次世代デスクトップCPU「Nova Lake-S」のコンピュートタイル(演算ダイ)のサイズが明らかになった。
Xユーザーの9550proによれば(https://x.com/9550pro/status/2021542795375513601)、標準版の8P+16Eコア構成で約110mm²となる。
これは現行のArrow Lake-Sのコンピュートタイル(117.2mm²)よりもやや小さい。
Nova LakeのコンピュートタイルはTSMCの2nm(N2)プロセスで製造される予定だ。
一方、bLLC(Big Last Level Cache)と呼ばれる大容量キャッシュを搭載した版は約150mm²となる。
bLLCは144MBもの追加L3キャッシュをコンピュートタイル内に統合する技術だ。
標準版と比較して36.6%も大型化するが、その分キャッシュ容量が大幅に増える。
Arrow Lake-Sのコンピュートタイルと比べても28%大きい。
デュアルコンピュートタイル構成も計画されており、16P+32Eコアの標準版で約220mm²、bLLC版では約300mm²に達する見込みだ。
bLLC版のデュアルタイル構成では、最大52コア(16P+32E+4LPE)と288MBのL3キャッシュ(L2+L3合計で320MB)を搭載する。
これは単一のパッケージ内に収められ、同じLGA 1954ソケットで動作する。
bLLC版やデュアルタイル版でも異なるプラットフォームや大型ソケットは不要だ。
■AMDとの比較で見えるIntelの戦略
Nova LakeのダイサイズをAMDの製品と比較すると、興味深い対比が浮かび上がる。
現行のZen 5アーキテクチャでは、8コアのCCD(Core Complex Die)が71mm²で製造されている。
次世代のZen 6では、12コアのCCDが約76mm²になると予測されている。
標準の8P+16E(合計24コア)のNova Lakeタイルは、Zen 5 CCDより55%大きく、コア数は3倍となる。
Zen 6の12コアCCDと比較すると、Nova Lakeは44%大きく、コア数は2倍だ。
bLLC版の150mm²ダイは、さらに大型化しながらも多数のコアを提供する。
ただし、AMDはダイサイズを拡大せずに追加キャッシュを搭載できるX3D積層技術を持っている。
X3D技術では、追加キャッシュがCCDの上または下に配置されるため、ダイ面積は増えない。
IntelもbLLCのようにベースタイル内に追加キャッシュを埋め込む技術を持つが、Nova Lakeでは実装されていない。
(画像挿入箇所)
■TSMC N2プロセスの採用でコストは上昇
Nova LakeのコンピュートタイルはTSMCのN2(2nm)プロセスで製造される。
N2プロセスは、現行のN3Bプロセスよりも高価になると予想されている。
EUVレイヤー数は20~23層程度と同等だが、N2では一部のクリティカルレイヤーでEUVマルチパターニングを使用する。
これにより製造コストが上昇する。
ダイサイズが小さくなっても、プロセスコストの上昇により、Nova Lakeのコンピュートタイルはより高価になる可能性が高い。
Intelは自社の18Aプロセスも並行して使用する計画だ。
Nova Lakeの一部は米アリゾナ州のFab 32で18Aプロセスを使って製造され、残りは台湾のTSMC Fab 22でN2プロセスを使って製造される。
デスクトップとノートPCのどちらがどのプロセスで製造されるかは公式には明らかにされていない。
ただし、Intelは大半のNova Lakeを自社で製造する意向を示している。
ノートPC向けCPUがデスクトップ向けの7:3の比率で売れていることを考えると、ノートPC向けの大半が18Aで製造される可能性がある。
■bLLCがゲーミング性能の鍵を握る
bLLC(Big Last Level Cache)は、IntelがAMDの3D V-Cacheに対抗するために開発した技術だ。
AMDのRyzen 9000X3Dシリーズは、現在ゲーミング市場で高い人気を誇っている。
3D V-Cacheによる追加キャッシュは、多くのゲームでCPUボトルネックを軽減し、主流のDDR5メモリと組み合わせた際に大きな効果を発揮する。
IntelのbLLCは、AMDの積層方式とは異なり、キャッシュをコンピュートタイル内に統合する方式だ。
これによりダイサイズは増加するが、追加の製造工程は不要になる。
HXL(リーカー)によれば、8P+16Eコア構成でbLLCを搭載した場合の影響が明らかになっている。
標準ダイがbLLCなしで110mm²であるのに対し、bLLC版は150mm²に増加し、36%の拡大となる。
これは単一構成の場合の数値だ。
Intelはデュアルコンピュートタイル設計も検討しており、合計52コア(LPコアを含む)に達する可能性がある。
■Core Ultra 400シリーズのSKU構成
bLLCを搭載する予定のCore Ultra 400 Kシリーズは以下の構成になると見られている。
Core Ultra 9: 52コア(2×(8P+16E)+4LPE)、約288MB bLLC、デュアルタイル
Core Ultra 7: 28コア(8P+16E+4LPE)、約144MB bLLC、シングルタイル
AMD側は3D V-Cacheを搭載したRyzen 10000X3Dシリーズで対抗する。
Ryzen 9: 24コア(2×12コア)、約192MB 3D V-Cache、デュアルCCD
Ryzen 7: 12コア、約96MB 3D V-Cache、シングルCCD
bLLCキャッシュサイズは、コンピュートタイルあたり144MBと予想されている。
つまりデュアルタイル版では288MBとなる。
一方AMDは、3D V-Cacheのサイズを64MBから96MBに増やす計画だ。
デュアルCCD構成では192MBとなる。
Nova Lake-Sは2026年後半に発売予定で、900シリーズマザーボードとともに登場する。
AMDのZen 6ベースのRyzen製品も同時期に投入され、両社の激しい競争が予想される。
■Arrow Lake-Sとの比較
以下の表は、Nova Lake-SとArrow Lake-Sの主要スペックを比較したものだ。
| 項目 | Nova Lake-S | Arrow Lake-S |
|---|---|---|
| 最大コア数 | 52 | 24 |
| 最大スレッド数 | 52 | 24 |
| 最大Pコア数 | 16 | 8 |
| 最大Eコア数 | 32 | 16 |
| 最大LP-Eコア数 | 4 | 0 |
| 最大キャッシュ(L2+L3) | 160-320 MB | 76 MB |
| 最大bLLCキャッシュ | 144-288 MB | N/A |
| DDR5(1DPC 1R) | 8000 MT/s | 7200-6400 MT/s |
| PCIe 5.0レーン(最大) | 36 | 24 |
| PCIe 4.0レーン(最大) | 16 | 4 |
| ソケット | LGA 1954 | LGA 1851 |
| 最大TDP(PL1) | 125-175W | 125W |
| 最大消費電力 | 約700W(デュアル)、約350W(シングル) | 約400W |
| 発売時期 | 2026年後半 | 2026年前半 |
Nova Lakeは、コア数、キャッシュ容量、メモリ速度、PCIeレーン数など、あらゆる面でArrow Lakeを大きく上回る。
特にデュアルタイル構成では52コアと700Wという驚異的なスペックを実現する。
■筆者視点:信頼回復がNova Lake成功の前提条件
正直なところ、Nova Lakeのスペック自体は非常に魅力的です。
52コア、288MBのbLLCキャッシュ、8000 MT/sのDDR5対応。
数字だけ見れば、これはAMDのZen 6を圧倒できるポテンシャルを持っています。
しかし、Intelには今、スペック以上に重要な課題があります。
それは第13世代・第14世代CPUで続いた深刻な不具合による信頼性の失墜です。
2024年初頭から報告され始めた第13世代・第14世代のRaptor Lake系CPUの不具合は、半導体業界史上まれに見る大問題となりました。
高負荷時にゲームがクラッシュする、ブルースクリーンが頻発する、最悪の場合CPUが完全に故障する。
しかも購入直後ではなく、数ヶ月から1年程度使用した後に症状が現れるという時限爆弾のような性質を持っていました。
原因はマイクロコードのアルゴリズムによる過剰な電圧要求で、これがCPU内部のクロックツリー回路を劣化させていたことが判明しています。
問題なのは、この劣化が「不可逆的」だという点です。
マイクロコードパッチを適用しても、既に劣化した部分は回復しません。
パッチはこれ以上の劣化を防ぐだけで、既に損傷を受けたCPUは交換するしかないのです。
欧州の大手オンラインストアの返品率データでは、Raptor Lake系CPUの返品率は前世代のAlder Lake(第12世代)の3~4倍に達したと報告されています。
さらに深刻なのは、Intelがリコール対応を行わなかった点です。
マイクロコードパッチは配布するが、既に販売されたCPUの交換対応は個別のサポート対応に留まり、全面的なリコールは実施されませんでした。
この対応に、多くのユーザーが失望したのは言うまでもありません。
Nova Lakeは、bLLCキャッシュを搭載することで、今までIntelが抱えていたゲーミング性能での弱点を解消できる可能性があります。
AMDの3D V-Cacheに対抗できる技術として、bLLCは大きな期待を集めています。
性能面でも、TSMC N2プロセスの採用により、トランジスタ密度と電力効率が大幅に向上するでしょう。
デュアルタイル構成の52コアモデルは、マルチスレッド性能で圧倒的なアドバンテージを持つはずです。
しかし、どれだけ素晴らしいスペックを並べても、「また壊れるんじゃないか」という不安をユーザーが抱いている限り、Nova Lakeの成功はありません。
特にハイエンドゲーマーやエンスージアスト層は、第13世代・第14世代の問題で大きな被害を受けた層です。
彼らの信頼を取り戻すには、Nova Lakeが「絶対に壊れない」という実績を示す必要があります。
bLLCキャッシュの統合により、ダイサイズは36%も増加します。
これは発熱と電力管理の難易度が上がることを意味します。
第13世代・第14世代の不具合も、高クロック動作時の過剰な電圧要求が原因でした。
Nova Lakeでは同じ轍を踏まないための設計が不可欠です。
TSMC N2プロセスの採用も、両刃の剣です。
確かにTSMCの製造技術は世界最高レベルですが、Intelが自社プロセスへの信頼を失っているという印象を強めます。
18Aプロセスとのデュアルソーシング戦略は、リスク分散という意味では賢明ですが、「自社プロセスだけでは不安」という弱みを露呈しているとも言えます。
AMDは着実に市場シェアを伸ばしています。
Zen 5アーキテクチャは成熟しており、Zen 6では12コアCCDとさらなる効率化が期待されています。
3D V-Cache技術も確立されており、ゲーミング市場での優位性は揺るぎません。
価格競争力でもAMDは有利です。
Intelの高価なN2プロセスに対し、AMDも同じN2を使いますが、CCDの小ささによりコスト効率が良好です。
Nova Lakeが成功するには、まず何よりも信頼性の実証が必要です。
発売後6ヶ月、1年と時間が経過しても不具合が報告されないこと。
高負荷環境での長期安定動作が証明されること。
これらが確認されて初めて、ユーザーは安心してNova Lakeを選択できるようになります。
NovaLakeはbLLCキャッシュを搭載し、今までの欠点を解消し、性能も大幅に向上するといわれています。
それだけに不具合が続いたIntel製品の信頼性を回復できるかどうかが成功のカギを握っているといってもよいでしょう。
2026年後半の発売まで約半年。
Intelには品質管理と徹底的なテストに時間を費やしてほしいと切に願います。
どれだけ性能が高くても、壊れるCPUでは意味がないのですから。