2027～2028年に1.4nmチップの量産を開始する可能性
TSMCの1.4nm級製造技術の開発は順調に進んでいることを、同社はIEEE International Electron Devices Meeting（IEDM）の「Future of Logic」パネルで明らかにした。
TSMCはまた、2nmクラスの製造プロセスによる量産が2025年に向けて順調に進んでいることも改めて強調した。
SemiAnalysisのDylan Patel氏が公開したスライドによると、TSMCの1.4nm製造ノードは正式には「A14」と呼ばれる。
今のところ、TSMCはA14での量産（HVM）開始時期とその仕様を明らかにしていないが、N2が2025年後半、N2Pが2026年後半に予定されていることから、A14はそれ以降（2027～2028年）に登場すると推測するのが妥当だろう。
機能に関しては、TSMCはこの技術を模索しているものの、A14が垂直スタック型相補型電界効果トランジスタ（CFET）を採用する可能性は低い。
したがって、A14はおそらく、N2ノードと同様、同社の第2世代または第3世代のゲート・オール・アラウンドFET（GAAFET）に頼ることになるだろう。
N2やA14のようなノードでは、性能、消費電力、機能の新たなレベルを実現するために、システムレベルでの協調最適化が必要となる。
今後の注目点は、TSMCが2027年から2028年にかけて、A14プロセス技術にHigh-NA EUVリソグラフィ・ツールを採用するかどうかである。
その頃には、インテル（そしておそらく他のチップメーカーも）が開口数0.55の次世代EUV露光装置を採用し、完成させていることを考えれば、チップの受託製造メーカーがそれを使用するのはかなり容易なはずだ。
しかし、High-NA EUVリソグラフィ装置はレチクルサイズを半減させるため、その使用はチップ設計者とチップメーカーの双方に新たな課題をもたらすことになる。
もちろん、現在と2027～2028年の間に多くのことが変化する可能性があるため、あまり多くの仮定を立てることはできない。
しかし、TSMCの科学者と開発者が次世代製造ノードに取り組んでいることは明らかだ。
ソース：Tom's Hardware - TSMC mentions 1.4nm process tech for the first time, says 2nm remains on track
解説：
TSMCがポスト2nmに開発状況について言及
今まで2nm以降は3D配線技術によって解決するとしていたTSMCですが、ついに1.4nmについて言及しました。
元記事ではA14は2027～2028年に登場するとされていますから、2nm以降の開発が非常に困難であることが想像できます。
IntelのA20やA18は素材や配線技術の見直しでTSMCで言えばどの技術に当たるのかを表していると言うことで、実際に微細化しているわけではないので、本当に製造プロセスを進めたならば、量産では世界初ということになるのではないかと思います。
それにしても今が2023年ですから整理すると
2025H2-2026・・・N2
2027-2028・・・A14
と言うことですから、最低でもあと2年、2024年と2025年は製造プロセスの進化が止まるというのはちょっとショックです。