PCI-SIGは今週初め、PCIe 6.0の仕様がFinal Draftに達したことを明らかにしました。
これは、第6世代のPCIe技術の完成を示す重要かつ必要なステップです。
これは、第6世代のPCIe技術の完成を示す重要なステップです。バージョン0.9の仕様に適合する現行のSoCは、新しい1.0バージョンにアクセスできるようになります。
唯一の問題は、どのようなアプリケーションがPCIe 6.0テクノロジーにアップグレードして対応する必要があるかということです。
PCIe 6.0規格がほぼ確定、最大128GB/sの帯域幅を実現
PCIe 6.0のデータ転送速度は、PCIe 5.0の32GT/sから、ピンあたり64GT/sに向上するとされています。
この新技術は、既存のあらゆるハードウェアとの下位互換性を維持します。
この新技術は、既存のハードウェアとの下位互換性を維持しており、PCIeのx16インターフェイスでは、全方向で128Gb/sのデータ転送が可能になります。
PCI Expressの仕様は、主にコンセプト、ファースト・ドラフト、コンプリート・ドラフト、ファイナル・ドラフト、そしてファイナルの5つのチェックポイントをクリアしなければならない。
PCIe Gen6のバージョン0.7はComplete Draftで、1年も前に登場し、大企業やシノプシスなどの大手技術開発企業が「PCIe 6.0コントローラIPおよびPHY in Silicon」の利用を開始した。
PCIe 6.0の最終ドラフト版（バージョン0.9）では、PCI-SIGのメンバーが新規格を特許だけでなく知的財産についても検討することができた。
その時点から、PCI Expressによる変更は許されなかった。
※ 画像をクリックすると別Widow・タブで拡大します。
PCIe Gen6バージョン1.0を利用するメーカーや開発者は、このような高いデータ転送速度を実現するために、特定の規格を策定する必要がありました。
これは、「InfiniBandなどのハイエンドネットワーク技術やGDDR6Xメモリにも採用されているものです。」
PCIe 6.0では、最小のレイテンシーでFEC（Forward Error Correction）を行うことで、大容量データの転送だけでなく、極めて効率的な転送を可能にしています。
※ 画像をクリックすると別Widow・タブで拡大します。
現在、開発者にとっての唯一のハードルは、コストとパワーへの懸念です。
PAM-4は、ダイのサイズと電力の両方に関して高価な試みであり、メーカーは最新のPCIe 6.0技術に準拠するためにアクセス可能なコストを削減する必要があります。
消費者がPCIe Gen 6システムを利用した製品をどれだけ早く目にすることができるかは不明であり、特に開発者は手頃なソリューションを見つける必要があります。
解説：
転送速度
| リンク幅 x1 | x2 | x4 | x8 | x12 | x16 | x32 | x64 | |
|---|---|---|---|---|---|---|---|---|
| Gen1 | 0.5/0.25 | 1.0/0.5 | 2.0/1.0 | 4.0/2.0 | 6.0/3.0 | 8.0/4.0 | 16.0/8.0 | 規格になし |
| Gen2 | 1.0/0.5 | 2.0/1.0 | 4.0/2.0 | 8.0/4.0 | 12.0/6.0 | 16.0/8.0 | 32.0/16.0 | 規格になし |
| Gen3 | 1.969/0.9846 | 3.938/1.969 | 7.877/3.938 | 15.75/7.877 | 23.63/11.82 | 31.51/15.75 | 63.02/31.51 | 規格になし |
| Gen4 | 3.938/1.969 | 7.877/3.938 | 15.75/7.877 | 31.51/15.75 | 47.26/23.63 | 63.02/31.51 | 126.0/63.02 | 252.1/126.0 |
| Gen5 | 7.877/3.938 | 15.75/7.877 | 31.51/15.75 | 63.02/31.51 | 94.52/47.26 | 126.0/63.02 | 252.1/126.0 | 504.1/252.1 |
| Gen6 (予定) | 15.75/7.877 | 31.51/15.75 | 63.02/31.51 | 126.0/63.02 | 189.0/94.52 | 252.1/126.0 | 504.1/252.1 | 1008/504.2 |
| リンク幅 x1 | x2 | x4 | x8 | x12 | x16 | x32 | x64 | |
|---|---|---|---|---|---|---|---|---|
| Gen1 | 5.0/2.5 | 10/5.0 | 20/10 | 40/20 | 60/30 | 80/40 | 160/80 | 規格になし |
| Gen2 | 10/5 | 20/10 | 40/20 | 80/40 | 120/60 | 160/80 | 320/160 | 規格になし |
| Gen3 | 16/8 | 32/16 | 64/32 | 128/64 | 192/96 | 256/128 | 512/256 | 規格になし |
| Gen4 | 32/16 | 64/32 | 128/64 | 256/128 | 384/192 | 512/256 | 1024/512 | 2048/1024 |
| Gen5 | 64/32 | 128/64 | 256/128 | 512/256 | 768/384 | 1024/512 | 2048/1024 | 4096/2048 |
| Gen6 (予定) | 128/64 | 256/128 | 512/256 | 1024/512 | 1536/768 | 2048/1024 | 4096/2048 | 8192/4096 |
※ Wikiより転載
元記事の説明だけだとわかりにくいので、WikiからPCI Expressの各世代の転送速度を掲載しました。
参考にしてください。
x16の場合、PCIe4.0が一方向あたり31.51GB/sに対して、PCIe5.0が63.02GB/s、PCIe6.0は126.0GB/sにもなり、記事最後の方にある画像では3年ごとに帯域が倍になるとされています。
よってPCI Express6.0は3年後に登場と言うことになります。
3.0と4.0の間がかなり空いていますが、4.0以降は3年ごとに更新と言うことですね。
これもAMDとIntelの競争の賜物でしょう。