SK Hynixは、北米地域の緊急のニーズを捉え、米国における先端パッケージング事業へのサプライズ進出を計画している。

大手メモリメーカーのSK Hynixは、米国に2.5Dパッケージング工場を建設する計画を進めていると報じられており、先端パッケージングを自社で担う計画です。

SK Hynix、米国に2.5Dパッケージングラインを建設へ、TSMCと競合

先端パッケージングラインの不足は、現在、米国サプライチェーンのレジリエンス（回復力）にとって大きな懸念事項となっています。これは主に、テクノロジーがコンピューティングの世界に不可欠な要素へと進化したためです。TSMCなどの企業による巨額の投資にもかかわらず、CoWoSのような主流のソリューションを提供する先端パッケージング工場は米国に存在しません。しかし、ZDNet Koreaによると、SK Hynixはこの不足を補うため、インディアナ州に2.5Dパッケージング工場を建設し、同地域でのHBM生産の拡大を目指しているとのことです。SK Hynixはこれらの工場を単独で運営するのではなく、何らかの合弁事業を行うと予想されます。

SK Hynixは、高度なパッケージング施設を独自に運営するためのリソースが不足しているため、パッケージングパートナーとの提携を模索しています。報道では具体的な企業名は挙げられていませんが、アムコーがTSMCなどの企業の米国におけるパッケージング施設の設立を支援していることは分かっており、選択肢の一つとなる可能性があります。また、TSMCのCoWoSに代わる選択肢として、EMIBパッケージング技術を特徴とするintelファウンドリーも挙げられます。しかし、SK Hynixがパートナーとどのように協業していく予定なのかは現時点では不明です。

ソース：wccftech – SK hynix Plans to Make a Surprise Move Into U.S. Advanced Packaging, Aiming to Capitalize on the Region’s Urgent Need For It

解説：

2.5Dパッケージングは、半導体チップを実装する先進的な技術の一つです。

基本的な概念

2.5Dパッケージングでは、複数のチップ（ダイ）をインターポーザーと呼ばれる中間基板の上に並べて配置します。このインターポーザーには微細な配線（TSV：Through Silicon Via = シリコン貫通電極）が形成されており、チップ同士を非常に短い距離で高速に接続できます。

従来の方法との違い

2D（従来）: チップを基板上に単純に並べる
2.5D: インターポーザー上にチップを配置し、その下の基板に接続
3D: チップを垂直に積層する

2.5Dは「2Dと3Dの中間」という意味でこの名称になっています。

主なメリット

高速通信: チップ間の配線が短いため、データ転送速度が速く、消費電力も抑えられます
異種統合: 異なるプロセスで製造されたチップ（例：GPUとメモリ）を一つのパッケージに統合できます
歩留まり向上: 大きな一体型チップを作るより、小さなチップを組み合わせる方が製造歩留まりが良くなります

実用例

AMDのRadeonシリーズやNVIDIAの一部GPU、Intelの製品などで採用されており、特に高性能コンピューティングやAI向けチップで広く使われています。

半導体業界では、ムーアの法則の限界が近づく中で、このようなパッケージング技術の革新が重要な差別化要素になっています。