数ヶ月前、AMDはRyzen CPUの新技術に関する情報を公開しました。AMDの3D V-Cacheテクノロジーは、最大64メガバイトのL3キャッシュを追加し、Ryzen CPUの上にスタックします。
AMD 3D V-Cacheスタックチップレット設計の詳細、ゲームキャッシュが強化されたRyzen 9 5950X
最近のAMD Zen 3 CPUのデータを見ると、最初から3Dキャッシュをスタックできるようなアクセシビリティを持った設計になっています。これは、AMDが数年前からこの技術に取り組んできたことを証明しています。
今回、TechInsightsの福崎雄三氏は、このAMDのキャッシュメモリの新技術について詳細を説明しています。
福崎氏によると、Ryzen 9 5950Xのサンプルには、特定の接続ポイントがありました。
また、このサンプルには、銅製の接続ポイントを増やすことで、3D Vキャッシュへのアクセス性を高めるためのスペースが設けられていることが分かりました。
※ 画像をクリックすると別Window・タブで拡大します。
積層設置プロセスでは、「スルーシリコン」ビア（TSV）と呼ばれる技術を利用し、2層目のSRAMをハイブリッドボンディングによってチップに取り付けます。
TSVに通常のはんだの代わりに銅を使用することで、熱効率とより広い帯域幅を実現しています。
これは、2つのチップを互いに接続するためにハンダを使用する代わりのものです。
また、同氏はこのテーマに関するLinkedInの記事で次のように述べています。
メモリウォールの問題に対処するには、キャッシュメモリの設計が重要です。
添付画像のチャートを見てください。プロセスノードごとのキャッシュ密度のトレンドです。
経済的な理由で最良のタイミングでは、ロジック上の3Dメモリの統合が、より高いパフォーマンスに貢献します。IBM #Power のチップには大量のキャッシュが搭載されており、強いトレンドになっています。
ハイエンドのサーバー用CPUだからこそできることです。AMDが始めた#Chiplet CPUの統合では、#KGD(Known Good Die)を使って、モノリシックな大規模ダイによる低歩留まりの懸念を払拭することができます。
このイノベーションは、#IRDS(International Roadmap Devices and Systems)で2022年に期待されています。
More MooreとAMDはそれを実現するでしょう。
TechInsightsでは、3D V-Cacheの接続方法をより深く掘り下げたため、テクノロジーを逆に調べ、TSV情報や新しい接続のためのCPU内部のスペースなど、判明したことを以下の結果として提供しています。これがその結果です。
- TSVのピッチ：17μm
- KOZサイズ：6.2×5.3μm
- TSV本数目安：約23,000本!!!
- TSVプロセス位置：M10-M11間（M0からスタートして、合計15メタル
3D V-Cacheは、AMDが近い将来に発表するZen 4アーキテクチャなどの将来の構造でどのように使用する予定なのか、推測することしかできません。
この新技術により、AMDプロセッサーはインテル・テクノロジーよりも優位に立つことができます。
なぜなら、CPUのコア数が年々増加していく中で、L3キャッシュのサイズがますます重要になっているからです。
ソース：wccftech – AMD 3D V-Cache Technology In Development for Years, Seen in Ryzen 9 5950X Sample
解説：
今度は5950Xの3D-Vcache情報が登場
3D-Vcacheを搭載したZen3がいつ頃出てくるのかわかりませんが、追加で情報が出てくるところを見ると、発売されることは確実のようですね。
来年Zen4が出ることを考えるとやはり今年の年末ごろに発売されると見るのが妥当ではないかと思います。
当サイトに来られるような方は既にご存知だと思いますが、IntelもLakefieldに似たような技術(積層半導体)を投入しています。
なので別にAMDだけが使える必殺技的なものではありません。
Zen4に投入されるのかどうかはわかりませんが、恐らく投入されるのではないかと思います。
若しくは、最初は無し版、後から搭載版が出るというような感じになるかもしれません。
実際3nmが空くのは2024年ではないかと私は思っていますので、そうなるとAppleやスマホ勢が3nmを抑えたままになります。
すると、次のRyzenが生産できないのでZen4の次はすぐにZen5と言うわけにはいかないのではないかと私は考えています。