次世代NaviフラッグシップGPUに関する相反する情報がある。
噂1：Sienna CichildはHBMメモリを搭載？
AMD Sienna Cichlidは、最大2048ビットのメモリバス幅を特徴とする可能性があるとされており、HBMメモリを使用する可能性があることを示しています。
AMD Sienna Cichlidは、Big NaviやNavi 21としても知られている。
このGPUは、RDNA2アーキテクチャをベースにした次期Radeon RX 6900シリーズのフラッグシッププロセッサとして期待されている。
Sienna Cichlidは、ほぼ2カ月前にNavi 21と同じGFX1030のIDで最初に登場した。
新しいデータは確認ではないが、しかし、Sienna Cichlidの亜種の1つが2048ビットまでのメモリバスを備えている可能性を指している: 2 x 8 x 128 = 2048。
このモデルが、ゲームの Radeon RX Navi 21 と同じかどうかはわかりません。
2048ビットのメモリバスは、GPUが2つのHBMスタック（それぞれが1024ビットのバスを必要とする）を搭載していることを示しています。
これは、2×8 GBまたは2×16 GB（Samsung Flashbolt HBM2e）スタック構成の可能性を開きます。
AMD Radeon RX 6900シリーズはGDDR6メモリを搭載し、高帯域幅メモリはコンピュータ向けのArcturus GPU専用に残すと予想されていた。
したがって、このニュースはかなり驚くべきものであり、まだ割り引いて考える必要があります。
/* HBM Memory Channel Width */
#define UMC_V8_7_HBM_MEMORY_CHANNEL_WIDTH 128
/* number of umc channel instance with memory map register access */
#define UMC_V8_7_CHANNEL_INSTANCE_NUM 2
/* number of umc instance with memory map register access */
#define UMC_V8_7_UMC_INSTANCE_NUM 8
/* total channel instances in one umc block */
#define UMC_V8_7_TOTAL_CHANNEL_NUM (UMC_V8_7_CHANNEL_INSTANCE_NUM * UMC_V8_7_UMC_INSTANCE_NUM)
/* UMC regiser per channel offset */
#define UMC_V8_7_PER_CHANNEL_OFFSET_SIENNA 0x400
Unified Memory ControllerのSienna Cichlidの静的な値、ソース：Freedesktop
static void gmc_v10_0_set_umc_funcs(struct amdgpu_device *adev)
{switch (adev->asic_type) {
case CHIP_SIENNA_CICHLID:
adev->umc.max_ras_err_cnt_per_query = UMC_V8_7_TOTAL_CHANNEL_NUM;
adev->umc.channel_inst_num = UMC_V8_7_CHANNEL_INSTANCE_NUM;
adev->umc.umc_inst_num = UMC_V8_7_UMC_INSTANCE_NUM;
adev->umc.channel_offs = UMC_V8_7_PER_CHANNEL_OFFSET_SIENNA;
adev->umc.channel_idx_tbl = &umc_v8_7_channel_idx_tbl[0][0];
adev->umc.funcs = &umc_v8_7_funcs;
break;
default:
break;}}
Sienna Cichlid グラフィックメモリコントローラ機能, 出典： Freedesktop
Arcturus
Arcturusの場合、次期Radeon Instinct MI100のGPUは、データは4096ビット幅のバスを指しています。
4 x 8 x 128 = 4096。
これは、4スタックのHBMメモリ（および64GBまでの容量）を示していることになります。
噂2：次世代ナビは16GB GDDR6メモリを搭載
数日前、Wjm47196氏がChiphellのフォーラムで、少し変わった情報を共有しています。
このユーザーは過去に様々なリークをしてきたことで知られていますが、その全てが真実であるとは限らないことは注目に値します。
リーカーは、過去数週間でBig Naviで聞かされているほとんどの噂は、AMD がまだカードの PCB の校正を終えたものを送っていないため、真剣に受け止めるべきではないと述べています。
これは、GPUの構成やパフォーマンスの数値はもちろんのこと、最終的な仕様を確認することができないことを意味しています。
しかし、ユーザーは、彼の情報源はカードが16GBのメモリを搭載していると確信していることを明らかにしました。
彼は後に、512ビットGDDR6メモリであるべきだと付け加えましたが、これは最初の噂とは相関しません。
これは、カードがGDDR6メモリを搭載していることを示唆しているだろう（と正直に誰もが予想していたように）。
とはいえ、現在のところBig Naviの仕様は確認できていない。むしろGDDR6に固定されているかのように見えたメモリ技術でさえ、現在は不明だ。
※ クリックすると別Window・タブで拡大します
wjm47196さんの次世代Radeonのグラフィックカードについてコメントし
| 製品名 | R9 290X | R9 390X | R9 FURY X | RX VEGA 64 | Radeon VII | Rumored Big Navi Flagship |
| GPU | Hawaii XT | Grenada XT | Fiji XT | Vega 10 XT | Vega 20 | Navi 21 |
| 製造プロセス アーキテクチャー |
28nm GCN 2.0 |
28nm GCN 2.0 |
28nm GCN 3.0 |
14nm GCN 5.0 | 7nm GCN 5.0 |
7nm RDNA 2X |
| コア数 | 2816 | 2816 | 4096 | 4096 | 3840 | 不明 |
| ブースト クロック |
1000 MHz | 1050 MHz | 1050 MHz | 1546 MHz | 1750 MHz | 不明 |
| 単精度 演算性能 |
5.6 TF | 5.9 TF | 8.6 TF | 12.7 TF | 13.4 TF | 不明 |
| メモリ容量 種類 |
4GB GDDR5 | 8GB GDDR5 | 4GB HBM | 8GB HBM2 | 16GB HBM2 | 16GB |
| メモリバス幅 | 512-bit | 512-bit | 4096-bit | 2096-bit | 4096-bit | 不明 |
| メモリ帯域幅 | 320 GB/s | 384 GB/s | 512 GB/s | 483 GB/s | 1024 GB/s | 不明 |
| TBP | 300W | 275W | 275W | 295W | 295W | 不明 |
| 小売価格 | 549 USD | 429 USD | 649 USD | 599 USD | 699 USD | 不明 |
ソース：Videocardz.com – AMD Sienna Cichlid (Navi21, Big Navi) GPU memory rumors: HBM vs GDDR6
解説：
Big Naviのメモリは何が使われるのか？
Big Naviのメモリは何が使われるのかと言う話です。
HBM2メモリはVegaシリーズに使われてきましたが、私的にはVegaがあまりゲーム性能が高くなかったこともあって良い感情が無いです。
512bitバスで16GbpsのGDDR6メモリを使えば1TB/sは出せるので、無理に高いHBM2を使う必要はないのではないかと思います。