■事実
背景：Google次世代TPU「Humufish」とは
従来世代（TPUv7e）はMediaTekが設計し、TSMCのCoWoS先端パッケージングを使用していました。
Humufishのシリコンインターポーザーサイズはレチクルの約9.5倍（約120平方センチ）に達し、TSMCのCoWoSが対応可能な上限を超えています。
このサイズ上の限界が、GoogleがIntelのパッケージング技術「EMIB-T」を採用を検討する主因となりました。
GoogleはNVIDIA対抗のためにTPU（テンソル処理ユニット）を自社設計しており、次世代版のコードネームは「Humufish」と呼ばれています。
Humufishは2027年後半の量産開始を目標とするTPUv8eおよびTPUv8pで、AI推論・学習向けの2チップ構成です。
EMIB-Tとは何か
EMIB-Tは EMIBのTSV（Through-Silicon Via）版。TSVとはシリコンを垂直に貫通する配線で、チップの上面から下面へ直接電力・信号を通します。
従来のEMIBは電流をブリッジの「周囲を迂回」させていたが、EMIB-TはTSVで「ブリッジを貫通」させることで電圧降下を抑制、電力効率と高速データ伝送（UCIe-A準拠）を向上させました。
HBM4/4e（次世代高帯域幅メモリ）への対応も強化されています。
EMIB-TはIntelがFPGA・サーバCPU・GPUで実績を積んだEMIBの延長線上にある技術です。
EMIB（Embedded Multi-die Interconnect Bridge）はIntelが開発した2.5D先端パッケージング技術です。
従来のシリコンインターポーザー（大きなシリコン板を土台にチップ同士を接続）と異なり、パッケージ基板内に小さなシリコンブリッジを埋め込むことで接続を行います。
フルサイズのインターポーザーが不要なぶん、コストを35〜50%削減できるとされています。
EMIB-T vs TSMCのCoWoS：パッケージングの比較
| 項目 | EMIB-T（Intel） | CoWoS（TSMC） |
|---|---|---|
| インターポーザー構成 | ローカルブリッジのみ（基板に埋め込み） | フルサイズシリコンインターポーザー |
| 接続密度 | 800〜1,000 IO/mm² | 約1,200 IO/mm² |
| 最大パッケージサイズ（2027年見通し） | レチクル12倍以上（サイズ制約が少ない） | 約9〜9.5倍（現行上限） |
| コスト傾向 | EMIBは比較的低コスト | チップ面積拡大でコスト増 |
| 量産実績 | EMIB世代は実績あり、EMIB-Tは開発中 | AI加速器向けで豊富な実績 |
| 歩留まり目標（量産） | 98%（現在技術検証段階で90%） | 98%（2026年5.5レチクルCoWoS目標） |
アナリスト・クォ氏の分析：90%の意味と課題
アップル・テックサプライチェーンアナリストのクォ・ミンチー（郭明錤）氏がXで分析を公開しました。（2025年5月）
クォ氏は「0%→90%の難易度より、90%→98%の難易度の方が高い」と指摘しています。
Humufishの仕様がまだ確定していない部分があることも、量産歩留まり達成の不確定要素となっています。
TSMC自身も2026年の5.5レチクルCoWoSの量産歩留まり目標を98%スタートとしており、Googleが歩留まりで妥協できる余地はないと言えています。
クォ氏は中長期のIntel先端パッケージングを前向きに評価しつつも、近中期については慎重な見方を維持しています。
EMIB-Tの技術検証歩留まりが90%に達したことをポジティブなシグナルと評価しています。
ただし、この90%は「量産歩留まり」ではなく「技術検証歩留まり」であり、本番生産は別物です。
IntelはEMIBの量産歩留まりの基準として、FCBGA（フリップチップBGAパッケージ）を参照している。業界のFCBGA量産歩留まりは98%以上が標準です。
Googleのコスト削減戦略の変化
ウェハ発注のパススルーマークアップ（仲介料）ですら削ろうとする姿勢は、Googleの調達スタンスが「おおらかな買い手」から「コストを徹底的に絞る精算者」に変わったことを示しています。
理由はシンプルで、NVIDIAと直接競争するためにはコスト優位性が不可欠であり、EMIB-Tの量産歩留まりはGoogleにとって他人事ではありません。
Googleは最近、TSMCに対してHumufishのメインコンピュートダイ（Google自社設計）のウェハ発注をMediaTekを経由せず直接行った場合のコスト削減額を打診しました。
Google・MediaTek間は初代TPU（8t）から「semi-COT（Customer Owned Tooling）」モデルで協力。MediaTekの利益の大部分はMediaTek自身が設計したパーツから得られるため、Googleがメインコンピュートダイを直発注してもMediaTekの収益トレンドへの影響は限定的とクォ氏は分析しています。
TSMCの立場
Humufishの実効バックエンド出荷量は「EMIB-Tパッケージング」と「サブストレート（基板）」の双方に依存しており、両方を連動してモニタリングする必要があります。
TSMCはMediaTekがメインコンピュートダイのウェハ発注を担い続けることを望む立場：MediaTekは2025年のTSMCにおける先端プロセスノードの第3位顧客であり、TPU発注の移動があればキャパシティ調整のバッファになりえます。
TSMCは2027年後半のHumufish向けに先端プロセスをどれだけ割り当てるか、まだ評価中です。
TSMCはHumufishのバックエンドパッケージング受注も狙っているが、現時点では実現可能性は低くなっています。（Googleの意図的な戦略による）
EMIB-Tの実際のバックエンド生産キャパシティを把握しないと、希少な先端プロセスのウェハ割り当てが無駄になるリスクがあります。
解説
「最近のGoogleはNVIDIAを意識しすぎて、鉛筆の芯1本まで数えてそう」くらいのコスト管理ぶり。それが競争というものだ。
IntelのEMIB-Tが98%という山を登り切れるかどうか、Googleのオーダーを左右する「最後の8%」に、2027年後半の半導体業界が注目している。
Humufishがなぜ巨大かというと、AIモデルの学習・推論に必要な演算量が「前世代の比ではない」規模になっているから。チップが大きくなりすぎてTSMCのパッケージングが追いつかないというのは、AI半導体業界の現状を象徴する話だ。
EMIB-TをCoWoSの「代替」と捉えるのは少し誤解で、実態は「CoWoSで対応できないサイズへの苦肉の策」の側面が強い。ただし将来的にコストと性能のバランスで正面から競合する可能性はある。
「90%から98%」を「たった8%の差」と思ってはいけない。歩留まり改善のグラフは直線ではなく、後半になるほど急峻になる。量産現場では「残りの不良品」を潰しにいくほど難しくなる。
技術検証歩留まりと量産歩留まりは別物という指摘は重要。開発中はサンプル数が少なく、条件も制御しやすい。量産では機器のバラツキ・ロット間変動・基板品質のバラツキが全部乗ってくる。
Googleが「仲介料まで削ろうとしている」という点は興味深い。大手テック企業がサプライチェーンのマージンを1円単位で削りにいく姿は、NVIDIAとの本気の消耗戦が始まっていることを示唆する。別に悪役ではなく、それがビジネスというものだ。
IntelにとってのEMIB-Tは「18A（最先端プロセス）がまだ量産レベルに達していない間の、先端パッケージングによる稼ぎ口」という側面がある。Googleというビッグネームの受注はIntel Foundryの信頼性回復に直結する。
TSMCのジレンマも面白い。「パッケージングを取られた上に、ウェハだけください」という展開になると、TSMCにとっても想定外だろう。とはいえMediaTekとの関係を通じたウェハ発注は守られる可能性が高い。