■事実
EMIB歩留まり90%の情報源
GF Securitiesの(証券)アナリストJeff Pu氏が、MediaTekの第1四半期決算説明会の内容を引用する形で情報を公開しました。
MediaTek経営陣が「Google TPU向けHumufish向けのパッケージング（EMIB）の歩留まりは良好で、90%に達していると見られる」と言及したことが出発点です。
GoogleのTPU次世代チップ（コードネーム：Humufish）はIntelのEMIB技術を採用予定。MediaTekがI/Oダイと系統統合の設計を担当しています。
MediaTekの2026年データセンターASIC売上高ガイダンスは10億ドルから20億ドルに上方修正で、2027年には130億ドル、2028年には490億ドルへの成長を証券アナリストJeff Pu氏は予測しています。
EMIB技術の基本と2種類のモデル
EMIB-MはMIM（Metal-Insulator-Metal）コンデンサをブリッジ内に搭載し、電力供給の安定性とノイズ低減を強化。電力はブリッジの周囲を迂回してチップレットに供給されます。
EMIB-TはブリッジにTSV（Through Silicon Via＝シリコン貫通電極）を追加した上位版で、電力をブリッジ直下から直接供給でき、配線損失を削減。HBM4レベルの電力供給に対応し、高性能AIチップの要件を満たす設計です。
EMIB（Embedded Multi-die Interconnect Bridge）は高価な大型シリコンインターポーザを使わず、パッケージ基板に埋め込んだ小型シリコンブリッジで複数のダイを直接接続する2.5Dパッケージング技術。2017年から量産実績あります。
IntelはEMIBの歩留まりがFCBGA（Flip Chip Ball Grid Arrayフリップチップ・ボール・グリッド・アレイ）と同等であると表明。FCBGAより高いダイ間インターコネクト密度を実現しています。
スケーラビリティとロードマップ
- 現行EMIB-T：120×120mmパッケージで8xレチクルサイズ超に対応。HBMダイ12基、高密度チップレット4基、EMIB-T接続20基以上を1パッケージに収容可能
- 2028年ロードマップ：120×180mm超パッケージで12xレチクルサイズ超を目標。HBMダイ24基以上、EMIB-Tブリッジ38基以上
- EMIBはIP・プロセスノード非依存。異なるファブ・異なる世代のダイを同一パッケージに混載可能（Mixed-Nodeシステム）
- 比較：TSMCのCoWoS-Lは2028年に14xレチクルサイズを目標、HBMパッケージ最大20基。さらに超大型向けのSoW（System on Wafer）も開発中だが、コストは大幅に高くなる
顧客と受注動向
Intel CFOのデイブ・ジンスナーは「パッケージング単体で年間数十億ドル規模の契約締結に近い」と発言し、Intel Foundryの2025年外部向けパッケージング収益は3.07億ドルと低水準だったが、急拡大を見込んでいます。
Google：次世代TPU「Humufish」にEMIBを採用予定で、HumufishのTPUはレチクルサイズの9倍（約80㎠）という巨大規模に達しており、CoWoSのサイズ限界への対応が困難になってきたことが採用の背景です。
NVIDIAは次世代AIチップ「Feynman」の製造の25%をIntelが担当し、EMIBパッケージングと18A/14Aプロセスを採用予定です。（残り75%はTSMC）
Metaは2028年向けのCPU（Astrid / Apolloプロジェクト）でEMIBを検討中で、詳細は未確定です。
コスト比較
BernsteinアナリストによるEMIBのコスト試算は数百ドル/チップ程度です。
Rubinクラス相当のAIプロセッサにおけるCoWoSのコストは1チップあたり900〜1,000ドルと推計されています。
EMIBがコストで優位な主な理由は①大型シリコンインターポーザが不要、②ブリッジダイのウェハ利用率が約90%（大型インターポーザは約60%）、③矩形基板使用で大型パッケージでも丸ウェハ特有のエッジ無駄が少ないことです。
比較表①：EMIB-M vs EMIB-T
| 項目 | EMIB-M | EMIB-T |
|---|---|---|
| コンデンサ | MIMコンデンサ搭載 | MIMコンデンサ搭載 |
| TSV（シリコン貫通電極） | なし | あり |
| 電力供給経路 | ブリッジ周囲を迂回 | ブリッジ直下から直接供給 |
| HBM対応 | HBM2/3 | HBM4/4e対応 |
| 主な用途 | 汎用マルチダイ | 高性能AIアクセラレータ |
| 外部向け量産実績 | あり | 2025年より展開開始 |
比較表②：Intel EMIB vs TSMC CoWoS（主要スペック比較）
| 項目 | Intel EMIB-T | TSMC CoWoS-L |
|---|---|---|
| 現行スケール（最大） | 8xレチクル超 | 約3.5x（2027年に9x予定） |
| 2028年目標スケール | 12xレチクル超 | 14xレチクル |
| パッケージ形状 | 矩形基板 | 円形ウェハ起点 |
| インターポーザ | 不要（ブリッジのみ） | シリコンまたはオーガニックインターポーザ |
| パッケージングコスト（試算） | 数百ドル/チップ程度 | 900〜1,000ドル/チップ程度（Rubinクラス） |
| ノード非依存性 | あり | 限定的 |
| 量産実績 | 2017年より（Intel自社製品） | 豊富 |
解説
EMIBがファウンドリ事業の「入り口」として機能する可能性がある。Google・NVIDIA・MetaがパッケージングでIntelと関係を構築すれば、将来的なプロセス採用への布石になる。
コスト差（数百ドル vs 900〜1,000ドル）は製造工程のパッケージング部分のみの比較であり、設計費やIP費用は含まない点に注意。ただし量産規模では一チップあたりの差額が積み上がり、大きなコスト優位になる。
EMIB-Tはまだ外部顧客向けの量産実績に乏しいことは（Bernsteinも指摘）正直なリスク要因。Intel自社製品での実績はあるが、外部顧客での量産は別の困難がある。
NVIDIAがFeynmanの25%のみIntelに割り振る判断は「リスクヘッジ」の性格が強い。EMIBの実力を本番環境で評価しながら、TSMCへの過度な依存を避けるという現実的な采配だ。
Intel本体のCPU事業は迷走を続けているのに、パッケージング部門だけは飛ぶ鳥を落とす勢い——「板前の腕は超一流だが経営が危うい料亭」みたいな状態である。
TSMCが「詰まってきた」ことがIntelの救命ロープになるとは、半導体業界の因果とは皮肉なものだ。
Intel Foundryというと「18Aプロセスの歩留まり問題」ばかりが注目されやすいが、パッケージング（EMIB）は先行して着実に実績を積んでいる。事業の構造的評価として、両者を切り分けて見る必要がある。
TSMCのCoWoSが「供給不足」と「大型チップへのサイズ限界」という二重の壁に直面しており、これがIntel EMIBへの移行を後押ししている。競合の失速がIntelを救いに来た格好だ。
Google HumufishのTPUがレチクルサイズの9倍という規模になった背景には、AIモデルの大規模化がある。TSMC CoWoSが対応困難なサイズ領域は、Intelにとって競合のいない独占的な機会になるだろう。