NVIDIAは、チップサプライチェーンの多様化を目指し、次世代AI向けラインナップでIntelファウンドリを採用する可能性を模索していると報じられている。
DigiTimesの報道によれば、NVIDIAはFeynman GPUのI/Oダイ製造にIntelの14A/18Aプロセスを、そしてEMIB先進パッケージング技術を採用する方向で検討している。
NVIDIAはFeynmanで「オールイン」せず、TSMCからのチップも併用する戦略を取る見込みだ。
報道では、NVIDIAがIntelに外注するのはFeynmanの1つのダイのみで、18Aまたは14Aノードを採用する可能性が高いとされている。
後者の14Aがより有力視されている。
さらに、IntelはFeynman向けにEMIB先進パッケージング技術も提供する予定だ。
製造分担の比率として、Intelが全Feynman生産量の25%を担当し、残りはTSMCに割り当てられる見込み。
米国のファブレス製造業者は現在、デュアルファウンドリ戦略を積極的に追求している。
AMDやQualcommもSamsungとTSMCの組み合わせを検討している。
この動きは2つの重要なボトルネックによって推進されている。
第一に、AI サプライチェーン全体が現在、フロントエンドおよびバックエンドのニーズで台湾の巨人に依存しており、中国と台湾の地政学的対立が激化した場合の「単一障害点」を生み出している。
第二に、AIインフラ構築が極めて大規模であるため、メーカーやハイパースケーラーがTSMCでの生産能力確保に奔走しているが、多くが確保できていない状況だ。
NVIDIAのFeynmanへのアプローチは「低リスク」戦略と言える。
I/OダイをIntelファウンドリに割り当てることで、Intelが歩留まりや生産能力で期待に応えられなかった場合でも、量産の立ち上げが損なわれないようにしている。
さらに重要なのは、NVIDIAが「非コア」製品もIntelファウンドリに外注することを検討している点だ。
つまり、次世代ゲーミングGPUがIntelとのファウンドリ契約の一部になる可能性がある。
別の報道では、AppleもIntelの活用を検討していると伝えられている。
Appleは、現在TSMCで製造しているエントリーレベルのMシリーズプロセッサの一部を、Intelで製造することについてIntelと協議しているとされる。
これは、Appleが2020年に開始して2022年に完了したIntel x86 CPUから独自カスタムシリコンへの移行後、Intelとの再接近を示す慎重な動きだ。
ただし、この動きは技術的な考慮よりも、地政学的理由、コストと関税の懸念、そしてリスク分散によって推進されている。
Appleのバニラ版Mシリーズプロセッサは、コスト重視のノートPCやタブレットに搭載されている。
これらのCPUは比較的小さなダイサイズ、比較的安価なパッケージングを特徴としており、歩留まりと性能のばらつきに対する許容度も比較的高く、一方でコストに敏感だ。
したがって、米国市場のみを対象としたこれらのシステムオンチップ(SoC)を米国で製造することは理にかなっている。
NVIDIAの場合、事態はさらに複雑だ。
同社は、Feynman GPU向けのI/Oダイの一部を米国のIntelで製造することを計画していると伝えられている。
さらに、NVIDIAはFeynman GPUの一部(25%)を、米国ニューメキシコ州のIntel施設でEMIB技術を使用してパッケージングする意向だという。
ただし、このアプローチには問題がある可能性がある。
NVIDIAのFeynmanは5〜6kWの電力を消費する見込みで、この時点で従来のボードレベル電圧調整はもはやスケールしない。
そのため、これらのプロセッサは統合電圧レギュレータ(IVR)を先進パッケージング(CoWoS-Lインターポーザなど)に組み込む必要がある。
これほどの電流(数千アンペアレベル)では、1V未満の電圧をマザーボードから直接供給すると、深刻なIRドロップ、電力供給網(PDN)損失、そして大規模マルチダイ設計での積極的なDVFSをサポートできない遅い過渡応答が発生する。
その結果、IVRをパッケージングに組み込むことで、より高い電圧(約1.8V)でパッケージに電力を供給できるようになり、バンプあたりの電流が削減され、効率が向上し、電圧リップルが減少する。
同時に、オンボードVRMよりも10〜100倍速い応答が可能になる。
このため、統合IVRを備えたパッケージングが、性能スケーリングの主要な実現要素となる。
■Intelファウンドリの現状──18Aはリスク生産段階、14Aは2027年を目標
Intelファウンドリは現在、18Aプロセスをリスク生産段階に進めている。
18Aは、Intelの第2世代RibbonFET Gate-All-Around(GAA)トランジスタと、PowerViaバックサイド電力供給ネットワーク(BSPDN)を初めて採用したノードだ。
2025年後半から量産開始が予定されており、まずはPanther Lake CPUに採用される見込み。
Intelの最近の発表によれば、18Aは「フル製品設計開始の準備ができた」状態にある。
PowerViaは、Intelの業界初のバックサイド電力供給アーキテクチャ実装で、標準セル利用率を5〜10%改善し、ISO電力性能を最大4%向上させる。
RibbonFETは、FinFETと比較して密度と性能を向上させる。
Intel 3と比較して、18Aは最大15%優れたワットあたり性能と30%優れたチップ密度を提供する。
18Aは北米で製造される最も早い2nmクラスノードであり、顧客に耐性のあるオンショア供給の選択肢を提供する。
Intelはまた、18Aファミリーの拡張も進めている。
18A-Pは、18Aの性能強化版で、性能とワットあたり性能の改善を特徴としている。
18A-PTは、AIおよびHPCアプリケーション向けに設計されたさらなるバリアントで、Foveros Direct 3Dを使用したダイ積層を可能にする。
18A-PTは、5マイクロメートル未満のピッチでハイブリッドボンディングインターフェイス(HBI)を実現する。
14Aについては、2025年4月のIntel Foundry Direct Connect 2025イベントで、リードカスタマーとの協業が既に始まっていることが確認された。
テストチップのテープアウトが準備されており、14Aノードは強化版のバックサイド電力供給技術を特徴とする。
Intelは2027年に14Aのリスク生産を目標としている。
TSMCの競合する1.4nmクラスノード(A14)は2028年に到着すると予想されているため、Intelには潜在的に1年のリードがある。
これにより、より多くのハイパフォーマンスコンピューティングおよびAIチップ顧客を引き付けることが可能になる。
14Aは、RibbonFET 2トランジスタと、PowerDirectと呼ばれる新しいBSPDN実装を採用する。
PowerDirectは、各トランジスタのソースとドレインに専用コンタクトを通じて直接電力を供給する、より高度で複雑なスキームだ。
これにより抵抗が最小化され、電力効率が最大化される。
また、14Aは業界初のHigh-NA EUVリソグラフィを使用する最初のノードになる予定だ。
Intelは、High-NA EUV装置(ASML EXE:5000シリーズ)の最初の顧客となった。
同装置は約3億8,000万ドルのコストがかかり、極めて複雑で長期にわたる設置および試運転プロセスが必要だ。
14Aでは、Intel 18Aと比較して約30%の密度向上が期待されている。
ワットあたり性能は15〜20%向上し、全体的な消費電力は25〜35%減少する見込みだ。
ただし、Intelは14A技術を使用したチップの製造が18Aノードでのプロセスよりも高価になると警告している。
■EMIBパッケージング技術──TSMCのCoWoSに対抗する選択肢
Intelの EMIB (Embedded Multi-Die Interconnect Bridge)は、2.5Dパッケージング技術の重要な柱だ。
EMIBは、複数のダイを接続するために、パッケージ基板内に小さなシリコンブリッジを埋め込む技術だ。
TSMCのCoWoS(Chip-on-Wafer-on-Substrate)が大きなシリコンインターポーザーをフルパッケージサイズで使用するのとは異なり、EMIBは隣接するダイの下に必要な接続のみを配置する。
これにより、コストが削減され、スケーラビリティが向上する。
EMIBは2017年から量産されており、Intelの内部製品および外部シリコンで実証されている。
Intelの最新発表によれば、第2世代EMIBはバンプピッチを55マイクロメートルから45マイクロメートルに削減している。
さらなる進化として、Intelは最近EMIB-Tを発表した。
EMIB-Tは、シリコンブリッジに貫通シリコンビア(TSV)を組み込んだバージョンだ。
これにより、HBM4/4eやUCIe(Universal Chiplet Interconnect Express)などの高帯域幅インターフェイスをサポートできる。
EMIB-Tは、45マイクロメートルのピッチをサポートするだけでなく、「45マイクロメートルをはるかに下回る」ピッチもサポートすると報告されている。
Intelは近々35マイクロメートルピッチに対応し、25マイクロメートルピッチも開発中だ。
EMIB-Tはまた、より大きなチップパッケージサイズを可能にし、最大120×180mmに達する。
単一の大型チップパッケージ内で38以上のブリッジと12以上のレティクルサイズのダイをサポートできる。
EMIB-Tは、有機基板またはガラス基板のいずれとも互換性があり、後者はIntelの将来的なチップパッケージング戦略の重要な方向性だ。
さらに、IntelはEMIBとFoverosを組み合わせたEMIB 3.5Dソリューションも提供している。
これは、Foverosを使用してチップレットを垂直に積層しながら、EMIBの埋め込みシリコンブリッジを介して水平方向に接続するハイブリッドアーキテクチャだ。
業界報道によれば、EMIBは現在、AI ASICやスマートフォンクライアントからの関心を集めている。
EMIBは、CoWoSのような大規模なシリコンインターポーザーではなく、局所的な埋め込みブリッジを採用しているため、コスト効率が高く、設計の柔軟性が高い。
カスタムASIC、チップレット、AI推論プロセッサに適している。
報道では、AWS、MediaTek、Qualcomm、さらにはAppleがIntelファウンドリをサプライヤーとして活用していると報じられている。
解説
──TSMCの capacity不足が業界構造を変える
正直、NVIDIAがIntelファウンドリを検討するなんて、数年前には考えられなかった展開ですよね。
これ、単なる「選択肢の多様化」じゃないんです。
TSMCのキャパシティ不足が深刻すぎて、業界全体が構造的な変化を迫られているんですよ。
現状を整理すると、TSMCは事実上、最先端プロセスと先進パッケージングの両方でボトルネックになっています。
AppleやNVIDIA、AMD、QualcommといったファブレスメーカーがTSMCに依存しすぎていて、「単一障害点」の状態です。
地政学的リスクも無視できません。
台湾で何か起きたら、世界中のAI・半導体サプライチェーンが止まってしまう。
米国政府がオンショアリング(国内回帰)を強く推進しているのは、こうした理由からです。
Intelはこの状況で、極めて有利な立場にいます。
米国内に最先端プロセス技術と先進パッケージング能力の両方を持っている唯一のファウンドリです。
TSMCはアリゾナ州で工場を拡張していますが、台湾の新しい法律により、最先端チップを海外で製造することが禁じられています。
つまり、TSMCの米国工場では最先端ノードは使えないということです。
NVIDIAの戦略は賢いですね。
「低リスク」アプローチとして、まずI/OダイだけをIntelに外注する。
これは、コンピュートダイほど歩留まりに敏感ではない部分なので、Intelが期待に応えられなくても致命的にはならない。
しかも、生産量全体の25%だけをIntelに割り当てることで、リスクをさらに分散しています。
個人的に興味深いのは、「非コア製品」も外注される可能性がある点です。
つまり、次世代のGeForceゲーミングGPUが、Intelの18Aや14Aで製造される可能性があるということです。
これが実現すれば、PC自作市場にも大きな影響が出るでしょう。
Feynmanの技術的な課題も注目すべきです。
5〜6kWの消費電力って、異常なレベルですよね。
このレベルになると、従来のボードレベル電圧調整ではもう対応できない。
だから、統合電圧レギュレータ(IVR)をパッケージ内に組み込む必要がある。
これは、パッケージング技術が性能スケーリングの主要な実現要素になっているということです。
プロセスノードの微細化だけでは、もう性能向上は実現できない時代に入っています。
Intelの18Aと14Aのスケジュールも重要です。
18Aは2025年後半から量産開始予定で、14Aは2027年にリスク生産を目標としている。
TSMCのA14(1.4nmクラス)は2028年予定なので、Intelには1年のリードがあります。
これが本当に実現すれば、Intelは久しぶりにTSMCに先行できることになる。
ただし、Intelにはこれまで製造プロセスで約束を守れなかった歴史があります。
10nmプロセスの大幅な遅延は記憶に新しいですし、業界はまだIntelの実行能力に懐疑的です。
実際、2025年7月の報道では、IntelのCEO Lip-Bu Tanが18Aの外部顧客向けプロモーションを停止し、14Aに注力する可能性を検討していると報じられました。
これが実現すれば、Intelは事実上、数年間ファウンドリ市場から撤退することになります。
ただし、Intelは公式にこれを否定しており、現在も18Aは予定通り進行中としています。
EMIBパッケージング技術については、既に実証済みの技術である点が強みです。
2017年から量産されており、Intel Stratix 10やAgilex FPGAで使用実績があります。
TSMCのCoWoSと比較して、コスト効率が高く、設計の柔軟性が高いというメリットがあります。
AWS、MediaTek、Qualcomm、Appleといった大手顧客がEMIBに関心を示しているという報道も、技術の成熟度を示しています。
FeynmanがIntelの14Aと EMIBを採用するとすれば、2028年のリリース時期と一致します。
14Aは2027年にリスク生産、2028年に量産開始予定なので、タイミング的にはぴったり合う。
ただし、Feynmanについては、TSMCのA16(1.6nmクラス)プロセスを採用するという報道もあります。
A16は2026年後半に量産開始予定で、バックサイド電力供給を備えた最先端ノードです。
TrendForceの報道では、NVIDIAがA16を採用する最初の企業の一つになる可能性があるとされています。
つまり、NVIDIAは「TSMCのA16 vs IntelI 14A」を天秤にかけているということです。
最終的にどちらを選ぶか、あるいは両方を組み合わせるかは、2026〜2027年の各社の実行状況次第でしょう。
個人的には、NVIDIAがリスク分散のために両方を採用する可能性が高いと見ています。
コンピュートダイはTSMCのA16で製造し、I/OダイやパッケージングはIntelで行う、というハイブリッド戦略です。
これにより、TSMCへの依存度を下げつつ、最高の技術を両社から得ることができます。
いずれにしても、2028年は半導体業界にとって重要な転換点になるでしょう。
Intelが本当に14Aで約束を守れるか、NVIDIAがどの程度Intelに依存するか、そしてTSMCのキャパシティ不足が解消されるかどうか──これらが今後の業界構造を決定します。