噂：AMD Ryzen 7000「Raphael」 5nm Zen 4 チップレットレイアウトにより、ダイあたり最大16コア、64MB L3キャッシュが縦型スタックに移動したことを示唆

AMDのCES 2022基調講演の数時間前に、Ryzen 7000「Raphael」デスクトップCPUを駆動する次世代Zen 4コアのチップレットレイアウトと噂される興味深い画像が届きました。

AMD Ryzen 7000 ‘Raphael’ CPUs To Feature A Mix of 5nm Zen 4 ‘Priority’ & ‘Low TDP’ Cores: ダイあたり最大16コア、L3キャッシュは垂直方向にスタックされる

噂されているチップレットレイアウトによると、AMDは次のZenのイテレーションでより多くのコア数を提供することになりそうです。

5nm Zen 4コアは、AMDの次世代CPUであるRyzen 7000「Raphael」、Ryzen 7000「Phoenix」、EPYC 7004「Genoa」を搭載する予定だ。

このチップレットアーキテクチャは、今年後半にAM5プラットフォームで発売されるRaphaelというコードネームのRyzenデスクトップファミリーに固有のもので、AMDがEPYCのラインナップで、Vキャッシュの「Milan-X」パーツだけではなく、Zen 4アーキテクチャベースのGenoaとBergamoも発表したように、その詳細をCESキーノートで明らかにすると期待されるところである。

噂されているチップレットレイアウトによると、AMDはRaphaelチップレットに16個のZen 4コアを搭載するが、そのうち8個のコアは「優先」コアとしてフルTDPモードで動作し、残りの8個のZen 4コアは低TDP最適化コアとして合計30WのTDPで動作することになるという。

Zen 4 Ryzen CPUは、最大で170WのTDPを実現する見込みであることを忘れてはならない。

各Zen 4の「LTDP」と「Priority」コアは、1MBのL2キャッシュを共有するが、V-Cacheは完全にオフダイになり、代わりに64MBのL3キャッシュを搭載して縦にスタックされるようである。

仮にAMDがRyzen 7000 CPUでZen 4のダイを2個使った場合、128MBのL3キャッシュを搭載することになる。

また、この新しいアーキテクチャのレイアウトでは、全く新しいハイブリッドアプローチを利用したIntelのAlder Lake CPUのように、ソフトウェアでのスケジューリングアップデートは必要ないとも言及されている。

これらのバックアップ「LTDP」コアは、メインコアの利用率が100%に達した場合にのみ利用され、高いTDPで動作するフルファット16 Zen 4コアの代わりに、効率的に動作させる方法のように見えるという。

また、V-Cacheスタックはバックアップコアの上に配置され、この設計の最初のイテレーションは、優先コアのL3共有に限定されると言われている。

また、噂では32コアのAMD Ryzen 7000「Raphael」CPUはすべて170W TDPを採用し、性能に関しては、30W TDPの8「LTDP」Zen 4コアスタック1つでAMD Ryzen 7 5800X(105W TDP)より高速な性能を提供するとされている。

AMDのRaphael Ryzen「Zen 4」デスクトップCPUについてわかっていることのすべて。

Zen 4ベースの次世代RyzenデスクトップCPUは、コードネーム「Raphael」と呼ばれ、コードネーム「Vermeer」と呼ばれるZen 3ベースのRyzen 5000デスクトップCPUの後継となる予定です。

現在得られている情報では、Raphael CPUは、5nmのZen 4コアアーキテクチャをベースに、チップレットデザインの6nm I/Oダイを搭載する予定だ。

AMDは、次世代メインストリームデスクトップCPUのコア数を増加させることを示唆しているので、現在の最大16コア32スレッドから若干増加することが予想されます。

新しいZen 4アーキテクチャは、Zen 3に比べて最大25%のIPC向上を実現し、約5GHzのクロックスピードを達成すると噂されています。

AMDのZen 3アーキテクチャに基づく次期Ryzen 3D V-Cacheチップは、スタックド・チップレットを採用しているので、そのデザインはAMDのZen 4ラインのチップにも引き継がれると予想されます。

AMD Ryzen「Zen 4」デスクトップCPUの期待される機能：

• 全く新しいZen 4 CPUコア（IPC/アーキテクチャの改善）
• TSMC 5nm プロセスノードと 6nm IOD を採用。
• LGA1718ソケットのAM5プラットフォーム対応
• デュアルチャネルDDR5メモリ対応
• 28本のPCIeレーン（CPU専用）
• TDP105-120W（上限値170W）

プラットフォーム自体は、AM5マザーボードはLGA1718ソケットを採用し、かなり長い間使用される予定です。

このプラットフォームは、DDR5-5200メモリ、28のPCIeレーン、より多くのNVMe 4.0 & USB 3.2 I/O を特徴とし、ネイティブUSB 4.0をサポートして出荷される可能性もあります。

AM5用の600シリーズチップセットは、当初、X670フラッグシップとB650メインストリームの少なくとも2種類が用意される予定です。X670チップセットのマザーボードは、PCIe Gen 5とDDR5メモリの両方をサポートする見込みだが、サイズアップのため、ITXボードにはB650チップセットのみが搭載されると伝えられている。

また、Raphael Ryzen Desktop CPUは、RDNA 2オンボードグラフィックスを搭載する見込みで、Intelのメインストリームデスクトップラインナップと同様に、AMDのメインストリームラインナップもiGPUグラフィックスをサポートすることになるという。

新しいチップに搭載されるGPUコアの数については、2～4個(128～256コア)と噂されている。これは、まもなくリリースされるRyzen 6000 APU「Rembrandt」のRDNA 2 CU数よりは少ないが、IntelのIris Xe iGPUを寄せ付けない程度にはなるだろう。

Zen 4ベースのRaphael Ryzen CPUは2022年後半まで期待できないので、発売にはまだ多くの時間が残されている。IntelのRaptor Lake第13世代デスクトップCPUのラインナップに対抗することになる。

AMDメインストリームのデスクトップCPU世代比較：

ソース：wccftech – AMD Ryzen 7000 ‘Raphael’ 5nm Zen 4 Chiplet Layout Suggest Up To 16 Cores Per Die With 64 MB L3 Cache Moved To Vertical Stacks

解説：

Zen4の情報がリーク

CESでようやくRahpaelの情報が出てきました。

※　CESではなく、CESの直前で入ってきたリークでした。申し訳ありませんでした。訂正させていただきます。

• 高性能で高速動作する8のプライオリティコア170W
• 合計30WのLTDPコア8コア

に分かれるとのこと。

ダイあたり、64MBの3D-VCacheが搭載されるということなので、これだけ聞くと5950X相当のモデルはRaphaelでは1ダイで済むということになる。

8個のLTDPコアはフルパワーで動作するプライオリティコアがいっぱいになったときのみ動作するようだ。

スレッドディレクターを採用したAlderlakeとはかなり方向性が異なるように見える。

このLTDPコア8コア30WはRyzen 7 5800Xより高速に動作するとのこと。

プライオリティコア8コア170Wなので、恐らくかなりの高性能を発揮することになると思われれる。

たとえて言うならば、ノートPCのモバイル用CPUとデスクトップ用CPUを比較しているような感じだ。

ただし、この辺はPコアとEコアに分けて構造的にも全く別になったAlderlakeの方が効率的には優れていそうだ。

ZEn4はIPC25%向上を達成して、5.0GHzのクロックで動作するとのこと。

Ryzen 9 5950Xでも4.9GHzで動作しているので、IPC25%向上ならば、ほぼ25%高速になると考えてよいようだ。

AlderlakeのPコアと同程度の性能と考えてよいだろう。

5.5GHz程度で動作してくれれば恐らくIntelを圧倒する性能を出せたかもしれない。

しかし、動作クロックに関しては5.0GHzを超えるのはかなり至難の業なので仕方無いだろう。

170Wと言うTDPを最大限に活用して5.0GHzなのだろうから、むしろかなりギリギリのところまでプッシュしていると考えた方が良いのかもしれない。

ここまで書いてきましたが、16コア1ダイとすると下位のモデルはどうなるのかなと思います。

現行の通りのラインナップとすると、6コア12スレッド、8コア16スレッドなどは大部分のコアを使わないことになります。

もしこうした下位のモデルに採用するとすれば、7000シリーズ_APUを充てる可能性もあるのかなと元記事を読んて思いました。

さすがに同一ダイで半分以上のコアをオフにするのはちょっとあり得ないと思います。

Intelのように生産量が多いわけでもありませんので、ダイを2種類に分けるのは厳しいでしょう。

TSMC5nmでも3D-VCacheを普通に採用しているのはかなり心強い感じです。

元記事中でイマイチよくわからない表現なのは

これらのバックアップ「LTDP」コアは、メインコアの利用率が100%に達した場合にのみ利用され、高いTDPで動作するフルファット16 Zen 4コアの代わりに、効率的に動作させる方法のように見えるという。

まるでRaphaelの上位モデルが従来と同じように2ダイを採用することが前提のように書いてあること、LTDPコアが別の構造のように書かれていることです。

LTDPコアとプライオリティコアは同一のものだと私は認識していたのですが、ここを見ると、違うのかなあと思いました。

iGPUのダイも採用するのでしょうから、コスト的にいって、RaphaelのCPUコアは1ダイで下位のモデルのはモノリシックなAPUダイを採用するのではないかと考えた方が自然のように思えます。

これだとAMDが今年Alderlakeに対抗する製品を出さなかった(出せなかった)ことにも説明は付きますね。

何れにしてもRaphaelは随分ハイエンド向けに調整された製品のように見えます。