EUVなしで3nm？
日経の報道によると、米国の制裁措置により先進的なチップ製造装置へのアクセスができないにもかかわらず、中国のSMICは5nmや3nmといった7nm以降の製造プロセスの開発に引き続き取り組んでいる。
同報道は、スマートフォン・プロセッサに十分な第2世代の7nmクラス・プロセス技術を開発したSMICが、現在、5nmと3nmクラスのプロセス技術に取り組む研究開発チームに専念しているとし、この件に詳しい2人の情報筋の話を引用している。
このチームを率いるのは、かつてTSMCとサムスンに勤務し、業界最高の半導体科学者・経営者の一人とされる梁夢松（リャン・モンソン）共同CEOである。
「TSMCの元最高顧問弁護士であるディック・サーストン氏は今年初め、EE Timesの取材に対し、「彼以上に賢い科学者やエンジニアはいない。「彼は、私が半導体業界で見てきた中で、本当に素晴らしい頭脳の持ち主の一人だ」。
SMICは、中国の小さなファウンドリーから、業界第5位のチップ受託生産メーカーになるまで長い道のりを歩んできた。
米中間の緊張が高まる中、同社は米商務省の企業リストに掲載され、最先端のウェハーファブツールへのアクセスを失った。
その結果、SMICはASMLから極端紫外線（EUV）リソグラフィ・ツールを入手できず、同社の第2世代7nm級ノードは深紫外線（DUV）リソグラフィのみに依存している。
TSMCのN7Pプロセス・ノードもEUVを使用していないことを考えると、これは驚くべき偉業ではない。
今のところ、ASMLのTwinscan NXT:2000iリソグラフィ装置はSMICが持つ最高のツールであり、38nmという微細な製造解像度のエッチングが可能である。このレベルの精度は、ダブルパターニングを使用して38nmのメタルピッチを印刷するのに十分であり、7nmクラスのノードに適している。ASMLとIMECによれば、5nmではメタルピッチは30～32nmに縮小し、3nmでは21～24nmに低下する。
したがって、これらのノードではEUVが重要になる。
しかし、超微細解像度（Low-NA EUVでは13nm）のリソグラフィ・ツールを使用することだけが、超小型フィーチャー・サイズを実現する唯一の道ではありません。
マルチ・パターニングも選択肢の一つですが、これは複雑なプロセスであり、サイクル・タイムが長くなり、歩留まりに影響を与え、製造装置を摩耗させ、確実にコストを増加させます。
しかし、EUVツールがなければ、SMICは低解像度を達成するために3倍、4倍、あるいは5倍のパターニングを使用するしかない。
サーストン氏は、共同CEOのリャン・モンソン氏の下で、SMICはEUVツールを使わずに（まだ生産していないのであれば）5nmチップを大量生産できると考えている。
我々は、SMICから5nmクラスのプロセス技術に関する言及をすでに何度か聞いているので、この潜在的なノードに関する情報は『火のないところに煙は立たない』と考えている。
しかし、SMICがDUVのみで3nmクラスの製造プロセスを設計できる可能性について、ほぼ信頼できる情報源から聞いたのは今回が初めてである。
解説：
SMICの涙ぐましい努力。
3nmを実現するために道筋をつけているという話です。
可能か不可能かで言えば、「可能」だと思います。
ただし、コストが見合わないでしょう。
歩留まりや開発コストを無視すれば可能だと思います。
しかし、それではペイしないから、中国以外の国では実現できないわけで。
実験室レベルで出来るのと量産できるのはわけが違います。
それでも中国なら猛烈な国家の後押しで無理やり実現してしまう可能性があるのが恐ろしいところかなと思います。
3倍、4倍、あるいは5倍のパターニングを使用するしかない。
EUVツールがなければ、SMICは低解像度を達成するために3倍、4倍、あるいは5倍のパターニングを使用するしかない。
元記事にはこのようにあります。
ここにはコストについては書いてありませんが、恐らくコスト的にはかなり不利になるのではないかと思います。
結局は最後はどうなるのか？
サプライチェーンを語る時には国・企業が指定されますが、デマンド側はそうでありません。
なぜなら、それはアメリカを一義的に指すからです。
日本もかつて日米貿易摩擦で半導体産業を殺して自動車産業を生かしました。
買う側が「いらない」と言えばおしまいですから、中国がこの先も最先端半導体事業を続けていくのは無理だと思います。
中国が好き、嫌いと言う以前の問題として、後ろを振り返ってみれば日本もそのような道を歩んできたからです。