インテルの次世代モバイルアーキテクチャの詳細情報。
Intel Tiger LakeはSuperFinを搭載
Intelの次期アーキテクチャ「Tiger Lake」の詳細が明らかになった。
9月2日の特別バーチャルイベントで発表される予定だ。それまでの間に、我々は情報筋から新たな情報を集めた。
Intelは次期モバイルシリーズの目標として、CPUとGPUの性能向上、さまざまなワークロードに対応するスケーラビリティ、メモリとファブリックの効率化、セキュリティの向上などを掲げている。
これらすべてを組み合わせることで、10nmモバイルシリーズへの大幅なアップグレードが期待されている。
SuperFinとSuperMIM
しかし、最も大きな改善点は、ファブリケーションノードそのものに隠されている。
インテルが10nm SuperFinアーキテクチャと呼んでいるのは、再設計されたトランジスタ(SuperFin)とコンデンサ設計(Super MIM)を特徴としているからだ。
この件に詳しい関係者によると、このイントラノード・アーキテクチャは、フルノード移行に匹敵する性能アップを提供するという。
再定義されたFinFETは、追加のゲートピッチ(高い駆動電流)、改良されたゲートプロセス(高いチャネル移動度)、および強化された露出ソース/ドレイン(低抵抗)を提供する。
さらに、10nm SuperFinアーキテクチャでは、MIM(金属-絶縁体-金属)キャパシタンスの5倍の増加を実現するSuper MIMキャパシタと、抵抗を30%低減する斬新なモノバリヤーの導入により恩恵を受けることができる。
同社は、10nm Enhanced SuperFinアーキテクチャを開発しており、データセンター向けの追加性能、相互接続の革新、最適化を約束している。
Willow Coveのコア・アーキテクチャ
Intel Tiger Lakeは、Sunny Coveのデザイン(Ice Lake)をベースに作られたWillow Coveへのコアアーキテクチャのアップグレードの恩恵も受けることになる。
すでにリークで見たように、1.25MBのミドルレベルキャッシュを再設計したことを特徴としている。
また、リターン/ジャンプ指向の攻撃に対するセキュリティを強化するClow Flow Enforcement技術を搭載している。
さらに重要なのは、IntelはTiger Lakeが「前世代よりも劇的に周波数が向上する」ことを確認したことだ。
Willow Coveコアは、Sunny Coveよりも低電圧で高い周波数を実現する。
Intel Xe-LPグラフィックス
Tiger Lakeの統合グラフィックスは、次世代Xeグラフィックスアーキテクチャをベースに構築された。Tiger Lake SoCは、先代の最大64個の実行ユニットに対して、最大96個の実行ユニットを搭載しています。
GPUチップは3.8MBのL3キャッシュを搭載しています。
メモリと帯域幅
Tiger Lakeは高帯域向けに設計されたと言われており、シリコン内のファブリックやメモリのスループットにさらなる工夫が必要とされていた。
コヒーレントファブリック(リング)の帯域幅は、Ice Lakeに比べて2倍になった。
メモリサブシステムは現在、LP4x-4767、DDR4-3200、LP5-5400のアーキテクチャをサポートし、最大86GB/sの帯域幅をサポートしている。
ディスプレイ、GNA 2.0、IO
Xe-LPアーキテクチャのディスプレイエンジンは、SoCに接続されたより多くのディスプレイをより高い解像度と品質でサポートします。
当初は4K30までの動画に対応し、最大4K90までのサポートを計画しており、画像は初期の27MPサポートで最大42メガピクセルまで対応している。
Intel Tiger Lakeはまた、高ダイナミックレンジのノイズキャンセリングなどの様々なAI操作のためのガウシアンとニューラルアクセラレータ2.0を搭載しています。
約束通り、Intel Tiger LakeはThunderbolt 4とUSB4をサポートしています。
各ポートの帯域幅は最大40Gb/s。USB Type-Cでは、Displayport代替モード、Thunderbolt上でのDPトンネリング、Cポート上でグラフィックスカードのディスクリートディスプレイ出力をMuxするためのDP-inポートをサポートする予定だ。
Tiger Lakeは、Intel初のPCIe 4.0をサポートするアーキテクチャで、メモリへの帯域幅は最大8GB/sとなっている。
ソース：Videocardz.com – Intel Tiger Lake features 10nm SuperFin architecture
解説：
ようやく10nmの改良が進んできた
Intelの10nmはようやく改良が進んできたようで、新しい技術を投入し、より省電力により高クロックで動作させられるようになったようです。
しかし、一度開いた差と言うのは埋めるのは非常に難しく、Intelが足踏みている間にTSMCは5nmを量産し、今年AppleやHisiliconのSOCに使い、来年はAMDのCPUにも使用します。
こうなると来年AlderLakeを出してもまたしても周回遅れになってしまいます。
Intel7nm相当のTSMC5nmとIntelの10nmにどのくらいの格差があるのかはまだ実感はありませんが、少なく見積もっても現状のTSMC7nmとIntel14nm程度の差は存在すると思います。
折角追いついてもまた引き離されるという一度差がついてしまうと、追いつくのには倍以上努力が必要となります。
今までIntelが他社に行ってきたことを今度はIntel自身がやられるという非常に苦しい状況はまだまだ続きそうです。