TSMCの7nm製造プロセスに関して、勘違いして書いてしまったことがあったので訂正するためにこの記事を書きます。
まず、wccftechの記事ににあったようなN7Pという名称の製造プロセスはありません。
TSMCのニュースリリースを見てみましたが、N7+が7nmEUVです。
でAppleのA13は通常の7nm=N7で製造されています。
HauweiのKirin990は7nmEUVで製造されています。
よって現時点でN7+(=7nmEUV)を使っているのはHauweiのKirin990だけということになります。
なぜこのような勘違いをしてしまったかというと私自身があまりスマートフォンに興味がなく、スマホ系の記事はあまり取り上げてなかったことと翻訳元の記事でも製造プロセスの名称に統一性が無かったためです。
あまりに重大なミスのため、短いですが、記事を書いて訂正を行います。
紛らわしい記事を書いてしまい申し訳ありませんでした。
今後はより一層注意をして記事を書きたいと思います。
※ コメントでご指摘をいただきましたが、N7PというN7の改良プロセスは確かに存在するとのことです。
以下、参考ページ
Wiki Chip Fuse – TSMC Talks 7nm, 5nm, Yield, And Next-Gen 5G And HPC Packaging
上のページに説明がありましたので、説明部分だけを抜粋して翻訳します。
N7
TSMCは、7ナノメートルノード（N7）が現在出荷されている最先端のロジックテクノロジーであると考えています。
ウィキチップは一般的にこの主張に同意します。
最近のVLSIシンポジウムで、TSMCは7ナノメートルのノードに関する論文を共同執筆しましたが、最近取り上げたデザインルールの詳細について説明します。
少数の主要なリード顧客を除き、ほとんどのTSMC顧客はN16からN7に直接移行すると言われています。
N10ノードは短命ノードと見なされ、主に歩留り学習として機能することを目的としています。
N16からN7に移行すると、N7は3.3倍のルーティングゲート密度と、約35〜40％の速度向上または65％の低消費電力を実現します。
N7P
TSMCは、N7 Performance-enhanced version（N7P）と呼ばれるN7プロセスの最適化バージョンの展開を開始しました。
このプロセスは、「2nd generation 7 nm」や「7 nm year 2」など、他のさまざまな名前で行われます。
このプロセスをN7 +と混同しないでください。
N7Pは最適化されたDUVベースのプロセスで、同じ設計ルールを使用し、N7と完全にIP互換です。
N7PはFEOLおよびMOLの最適化を導入し、これはiso-powerで7％のパフォーマンス改善、またはiso-speedで最大10％の低電力化に変換されると言われています。
N7+(7nmEUV)
TSMCのN7+は、いくつかの重要なレイヤーにEUVを採用した最初のプロセステクノロジーです。
N7 +は前四半期に大量生産に入りました（第2四半期）。
TSMCは、N7と同様の収量を示したと言います。
N7+は、N7プロセスと比較して、密度が約1.2倍向上すると言われています。
N7+は、iso-powerで10％高いパフォーマンス、またはiso-performanceで最大15％低いパワーを提供すると言われています。 紙上では、N7+はN7Pよりもわずかに優れているようです。
これらの改善は、新しい物理的な再実装と新しいEUVマスクによってのみ得られることに注意してください。
N6
N6は、N7と同等のEUVです。 N7 +よりも多くのEUVレイヤーを使用する予定です。 これはデザインルールであり、N7とIP互換性があり、ほとんどのお客様の主要な移行パスとなることを目的としています。 N7の設計は、EUVマスクと忠実度の改善を活用
してN6に再度テープアウトするか、ポリオーバー拡散エッジ（PODE）と連続拡散（CNOD）の標準セルアバットメントルールを利用して再実装し、追加の18 ％密度の改善。 N6は、来年初めに実際にリスクの発生を開始し、2020年の終わりまでに増加すると
いう点で、N6がユニークであることを強調する価値があります。つまり、N5の後に増加します。 そのため、TSMCは、N6はN7 +とN5 EUVの両方の学習に基づいていると述べています。
N5
TSMC 5ナノメートルプロセスは、N7の次の「フルノード」です。
N5は今年の第1四半期にリスクの発生に参入し、2020年の前半にプロセスが立ち上がると予想しています。TSMCは、多くのテープアウトがすでに進行中であると述べています。
N5は、「多くのレイヤー」でEUVを広く使用しています。
TSMCは非常に高い歩留まりを示しており、D0に関してはN7プロセスと同様の軌道に乗っていると述べています。
N5は長寿命ノードとして計画されており、収益の観点からはN7よりも高速に増加することが予想されます。
N7と比較して、N5は1.8倍のルーテッドロジック密度を提供すると言われています。 パフォーマンスに関しては、N5のiso-powerでのパフォーマンスは15％高くなり、iso-performanceでは30％低くなります。
N7と同様に、N5にはモバイルユーザーとHPCの2つのフレーバーがあります。
HPCセルは、N7と比較して最大25％のパフォーマンス向上のための追加オプションを提供します。
ここまで
この説明を見ると、N7Pと7nmEUVの間にはあまり差が無いように感じます。